《计算机组成原理与汇编语言程序设计》学习指导.doc

计算机组成原理与汇编语言程序设计学习指导第五章 汇编语言程序设计1掌握：常用汇编语言语句、伪指令、源程序的一般结构。 1）汇编语言中的常用运算符(1) 算术运算符：+、-、 (下标运算)(2) 数值返回运算符：SEG、OFFSET、TYPE、SIZE、LENGTH。(3) 属性运算符：PTR2）常用伪指令(1) 符号定义伪指令：等值伪指令EQU、等号伪指令“”。(2) 数据定义伪指令：DB、DW、DD注意掌握如何使用数据定义伪指令来定义变量，以及为变量赋初值的表达式的几种形式：数值表达式、?表达式、字符串表达式、带DUP表达式。(3) LABEL伪指令注意LABEL伪指令与指令或数据定义伪指令连用时的使用方法。(4) 段结构伪指令要求掌握：段定义伪指令SEGMENT/ENDS、段寻址伪指令ASSUME、END伪指令在程序中的使用；汇编语言源程序的分段结构和段寄存器的装入。(5) 过程定义伪指令PROC/ENDP可结合子程序设计，掌握在同一代码段中使用过程定义伪指令去定义子程序。(6) 定位伪指令ORG：在数据段中的使用。2顺序程序设计要求能编制顺序程序段完成四则运算多项式的计算及指定功能。3分支程序设计要求能使用转移指令编制具有12个分支结构的程序段。(1) 无条件转移指令JMP：掌握段内直接寻址转移。(2) 条件转移指令掌握：简单条件转移指令JC、JNC、JE、JNE、JS、JNS，无符号数条件转移指令JA、JAE、JB、JBE，带符号数条件转移指令JG、JGE、JL、JLE。注意区分无符号数条件转移指令与带符号数条件转移指令的使用场合。4循环程序设计要求能使用循环控制指令或转移指令编制简单的单重循环程序段，重点是LOOP循环控制指令的功能和使用。5子程序设计掌握子程序调用指令CALL、子程序返回指令RET的功能与使用，使用寄存器传递主、子程序参数的方法，能编制程序段实现段内的子程序调用与返回。6DOS功能子程序调用要求了解四种DOS功能调用：带显示的键盘输入(1号功能)、字符串输入(OAH号功能)、单字符显示(2号功能)、字符串显示(9号功能)。7了解：汇编语言程序的开发方法。第六章 存储系统1掌握：三级存储体系（功能、存储器、存取方式、性能要求），熟练掌握主存储器容量扩展方法（即主存储器设计）。1）三级存储体系 常见的三级存储体系(从CPU往外)是：Cache、主存、外存。 主存储器用来存放需CPU运行的程序和数据。用半导体RAM构成，常包含少部分ROM。可由CPU直接编程访问，采取随机存取方式，即：可按某个随机地址直接访问任一单元(不需顺序寻找)，存取时间与地址无关。存储容量较大，常用字节数表示，有时也用单元数位数表示。速度较快，以存取周期表示。 Cache位于CPU与主存之间(有些Cache集在CPU芯片之中)，用来存放当前运行的程序和数据，它的内容是主存某些局部区域(页)的复制品。它用快速的半导体RAM构成，采取随机存取方式。存储容量较小而速度最快。 外存储器用来存放暂不运行但需联机存放的程序和数据。用磁盘、光盘、磁带等构成，磁盘用于需频繁访问场合，光盘目前多用于提供系统软件，而磁带多用于较大系统的备份。CPU不能直接编址访问外存，而是将它当作外围设备调用。磁带采取顺序存取方式。磁盘与光盘采取直接存取(半顺序)方式，先直接定位到某个局部区域，再在其中顺序存取。外存容量可以很大，以字节数表示。由于外存的存取时间与数据所在位置有关，所以不能用统一的存取周期指标来表示。例如磁盘的速度指标可按其工作过程分成三个阶段描述：平均寻道时间平均旋转延迟(等待)时间数据传输率。2）存储器设计 CPU加上主存，习惯上称为主机。在构建某个计算机应用系统中，常需自行设计半导体存储器，即用若干存储芯片构造一定容量的存储器。所以这是必须熟练掌握的核心内容。设计题：用1K4/片的存储芯片构成一个4KB存储器，地址总线A15A0(低)，数据总线D7D0(低)，R/W控制读写。请画出芯片级逻辑框图，注明各信号线，写出片选逻辑式。 教材已经完整地讲解了设计方法与设计过程，本文在这里仅强调一些需要注意的地方。若本题的题分为10分，则评分标准往往是：芯片数量及其组合1分；芯片地址是哪几位，3分；片选逻辑，4分；数据线1分；读写控制1分。在完成设计并画出逻辑图后，应当从上述几方面检查一下。存储器逻辑的核心是寻址逻辑，因此芯片地址、片选逻辑的地址线如何确定是问题的关键。这两项在评分标准中占有主要份量。为此需要掌握存储容量与相应地址位数之间的对应关系：1K容量需要10位地址，2K容量需要11位地址。本题的地址分配关系如下：不用片选芯片地址 A15 A14 A13 A12片选地址 A11 A10芯片地址 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0片选逻辑式：CS0A11 A10 CS1A11 A10CS2A11 A10 CS3A11 A102理解：静态、动态RAM的存储原理、特点、动态刷新，主存与CPU之间的连接。1）静态RAM 静态RAM依靠双稳态电路(内部交叉反馈)存储信息，即一个双稳态电路单元存放一位二进制信息，一种稳态为0，另一种稳态为1。只要电源正常就能长期保存信息，不需动态刷新，所以称为静态存储器。一旦断电则信息将会丢失，属于易失性(挥发性)存储器。与动态RAM相比，静态RAM的速度更快，功耗较大，集成度较低，常用于容量较小的存储器中。改错题：静态RAM的“静态”二字含意是：在工作中它的内容静止不变。2）动态RAM 动态RAM依靠电容暂存电荷来存储信息，电容充电至高电平为1，放电至低电平为0。由于暂存电荷会逐渐泄漏，需要定期补充电荷来维持为1的存储内容，这种方法称为动态刷新。由于需要动态刷新，所以称为动态存储器。在电源正常并采取动态刷新的条件下，可以长期保存信息。一旦断电则信息丢失，也属于易失性存储器。与静态RAM相比，动态RAM功耗较小，集成度较高，但速度稍慢一些。常用来构成容量较大的存储器。3）动态刷新 在动态存储器中，定期对原存信息为1的电容补充电荷，称为动态刷新。动态刷新的方法是：存储器中各存储芯片同时按行地读