八路抢答器课设报告(VHDL-EDA).doc

存档资料 成绩： 华东交通大学理工学院课 程 设 计 报 告 书所属课程名称 EDA技术及应用课程设计 题 目 八路抢答器课程设计 分 院 电 信 分 院 专业班级 10电信2班 学号 20100210410201 学生姓名 陈 晓 娟 指导教师 李 房 云 20 13年 1 月 11 日 24目录第一章 EDA技术简介3第二章 八路抢答器设计目的和任务要求4第三章 方案设计和系统结构5第四章 抢答器的电路设计9第五章 抢答器的设计实现13第六章 设计心得22参考文献23第一章 EDA技术简介EDA代表了当今电子设计技术的最新发展方向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路(ASIC)实现，然后采用硬件描述语言(VHDL)完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。这样的设计方法被称为高层次的电子设计方法。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计进行八路抢答器的系统，大量工作可以通过计算机完成，并可以将抢答器从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。第二章 八路抢答器设计目的和任务要求2.1 设计目的1.学习集成开发软件MAX+plus II/Quartus II的使用及设计过程。2.熟悉EDA工具设计数字电路设计方法，掌握VHDL硬件描述语言设计方法。3. 设计一个可容纳8组参赛的数字式竞赛抢答器。2.2 设计具体任务和要求一、设计任务抢答器接通电源后，主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯。抢答开始时，主持人将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，这时，抢答器完成以下工作：1优先编码器电路立即分辨出抢答者编号，并由锁存器进行锁存，然后由译码显示电路显示编号；2扬声器发出短暂声响，提醒主持人注意；3控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；4.当选手将问题回答完毕，主持人操作计分开关，计分电路采用十进制加/减计数器、数码管显示。本轮抢答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。二、具体要求1、报告中要包含抢答器总体框图；2、报告中包含电路设计总图；3、分出个部分细节，编程按照模块来编程(大致包含鉴别抢答模块、数据选择莫款、译码模块、计时模块等)；4、要做出仿真结果图。第三章 方案设计和系统结构3.1 方案设计 课设分成4个模块进行设计，分别为：鉴别抢答器模块、数据选择模块、抢答器计时模块、译码模块。1. 鉴别抢答器模块：在这个模块中主要实现抢答过程中的抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者的台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余个绿抢答封锁的功能。其中有八个抢答信号s1、s2、s3、s4、s5、s6、s7、s8；抢答使能信号s；抢答状态显示信号states；抢答与警报时钟信号clk2；系统复位信号rst；警报信号tmp。2. 数据选择模块：在这个模块中主要实现抢答过程中的数据输入功能，输入信号a3.0、b3.0、c3.0；计数输出信号s；数据输出信号y；计数脉冲clk2，实现a、b、c按脉冲轮流选通，在数码管上显示。3. 译码模块：在这个模块中主要实现抢答过程中将BCD码转换成7段的功能。4. 抢答器计时模块：在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行30秒的倒计时，并且在30秒倒计时后无人抢答显示超时并报警。其中有抢答时钟信号clk2；系统复位信号rst；抢答使能信号s；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位和个位信号tb，ta。3.2 系统结构如图3-1所示为抢答器的结构框图，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成检测数码管工作情况。其工作原理为：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。图3-1 抢答器结构框图3.3 抢答器的工作流程加载程序运 行行开始开始数码管显示FFF开始抢按时间倒计时开始前有选手抢按显示犯规选手号码并伴有语音报警倒计时结束，超时有选手抢按显示FFF显示选手号码，倒计时时间,语音报警，答题,答题时间倒计时正常流程犯规流程若超过答题时间，则数码管显示FFF答题完毕根据选手表现，规则由主持人减分图3-2抢答器的基本工作原理:在抢答竞赛或呼叫时，有多个信号同时或不同时送入主电路中，抢答器内部的寄存器工作，并识别、记录第一个号码，同时内部的定时器开始工作，记录有关时间并产生超时信号。在整个抢答器工作过程中，显示电路、语音电路等还要根据现场的实际情况向外电路输出相应信号。抢答器的工作流程分为、系统复位、正常流程、犯规流程等几部分，如图3-2所示。第四章 抢答器的电路设计4.1 总体结构如图4-1所示为总体方框图。接通电源后，后台工作人员将检测开关S置“检测”状态，数码管在正常清除下，显示“”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，优先抢答选手的编号一直保持到主持人将系统清除为止。如果再次抢答必须由主持人再次按动系统清除按键。图4-14.2 优先判断与编号锁存电路优先判断与编号锁存电路如图4-2所示。电路选用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键，其按键操作无效。工作过程：系统清除按键按动时，74LS279的四个RS触发器的置0端均为0，使四个触发器均被置0。1Q为0，使74LS148的使能端 =0，74LS148处于允许编码状态，同时1Q为0，使74LS48的灭灯输入端 =0，数码管无显示。这时抢答器处于准备抢答状态。当系统清除按键松开时，抢答器处于等待状态。当有选手将按键开关按下时，抢答器将接受并显示抢答结果，假设按下的是S4，则74LS148的编码输出为011，此代码送入74LS279锁存后，使4Q3Q2Q=100，亦即74LS148的输入为0100；又74LS148的优先编码标志输出 为0，使1Q=1，即 =1，74LS48处于译码状态，译码的结果显示为“4”。同时1Q=1，使74LS148的 =1，74LS148处于禁止状态，从而封锁了其他按键的输入。此外，当优先抢答者的按键松开再按下时，由于仍为1Q=1，使 =1，74LS148仍处于禁止状态，确保不会接受二次按键时的输入信号，保证了抢答者的优先性。（74LS148为8线3线优先编码器，表1为其真值表，图3为逻辑图；74LS279为四个/R/S 锁存器，表2为其真值表，图4为逻辑图。） 图4-2图3 表1 InputsOutputsH图4 表2HLNot sure4.3 电路设计总图第五章 抢答器的设计实现5.1 程序设计1、编码程序源代码：LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY change ISPORT(q1,q2,q3,q4,q5,q6,q7,q8: IN STD_LOGIC; clr : IN STD_LOGIC; m: OUT STD_LOGIC_vector(3 downto 0); en: OUT STD_LOGIC); END change;ARCHITECTURE a OF change ISBEGINprocess(q1,q2,q3,q4,q5,q6,q7,q8,clr)variable temp:STD_LOGIC_vector(7 downto 0);begintemp:=q1&q2&q3&q4&q5&q6&q7&q8;case temp iswhen01111111=mmmmmmmmm=1111;end case;en = temp(7) AND temp(6) AND temp(5) AND temp(4) AND temp(3) AND temp(2) AND temp(1) AND temp(0) AND clr;end process;END a;仿真时序图：2、锁存程序源代码：LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY lock ISPORT(s1: IN STD_LOGIC; s2: IN STD_LOGIC; s3: IN STD_LOGIC; s4: IN STD_LOGIC; s5: IN STD_LOGIC; s6: IN STD_LOGIC; s7: IN STD_LOGIC; s8: IN STD_LOGIC;clr: INSTD_LOGIC; q1,q2,q3,q4,q5,q6,q7,q8: OUTSTD_LOGIC);END lock;ARCHITECTURE a OF lock ISBEGINprocess(s1,s2,s3,s4,s5,s6,s7,s8,clr)beginif(clr =0) thenq1=1;q2=1;q3=1;q4=1;q5=1;q6=1;q7=1;q8=1;elseq1=s1;q2=s2;q3=s3;q4=s4;q5=s5;q6=s6;q7=s7;q8=s8;end if;end process;END a;仿真时序图：3、抢答成功扬声器发声程序源代码：LIBRARY ieee;USE ieee.std_logic_1164.ALL;USE ieee.std_logic_unsigned.ALL;ENTITY cnt ISPORT(clk,en: in STD_LOGIC; sound1:out STD_LOGIC);END cnt;ARCHITECTURE a OF cnt ISBEGINprocess(en,clk)beginif(clkevent and clk=1) then if(en=1) then sound1=1; else sound1 BCD BCD BCD BCD BCD BCD BCD BCD BCD BCD BCD =00000000;END CASE;END PROCESS; END a;仿真时序图：5.2 编译管脚设置程序输入完成后然后选择用于编程的目标芯片:选择菜单 “Assign”“Device”, 窗口中的 Device Family 是器件序列栏, 先在此栏中选择 MAX7000S。然后选择 EMP7128SLC84- 15 器件, 按 OK,就可以进行编译了,经“MAX+PLUSE II”中的“Compiler”菜单编译,以验证设计结果是否符合要求,如果有问题,则返回原设计文件再次进行修改, 直到正确为止。编译无误后经“MAX+PLUSE II”中的“FLOORPLAN EDITOR” 菜单,进行输入、输出管脚设置,将元件端口放置到 EPM7128SLC84- 15芯片适当的I/O 口,并用手工调整按图十三所示设置。5.3 仿真编译成功后进行仿真。首先建立波形文件。波形文件建好 并存盘后。选择菜单“Max+plusII”“simulator”,启动仿真操作,结束后观察仿真波形( 图14所示) 。从仿真波形看, 符合设计要求。图14 顶层仿真波形图注：s1,s2