微机原理题库加编号.doc

02 0001 0201 0201 3 3 8086/8088微处理器用来标志进位或借位的标志寄存器中的位是_，用来表示运算结果是否为零的位是_，_位用来表示运算结果符号位的状态。CF，ZF，SF02 0002 0201 0201 03 3 8086/8088微处理器8086中CS表示_段寄存器，DS表示_段寄存器。代码，数据02 0003 0201 0201 03 3 8086/8088微处理器在8086中_用来输入不可屏蔽断请求信号，_为写控制信号，当8086对存储器或I/O端口进行写操作时，其电平为_。NMI，WR，低02 0004 0201 0201 03 2 8086/8088微处理器当对堆栈操作时，8086会自动选择_值作为段基值，再加上由_提供的偏移量形成物理地址。SS，SP02 0005 0602 0602 01 3 中断处理技术INTEL 8086的中断向量表中存放的是中断向量，即中断处理程序的_。若在00000003开始的4个字节中分别是11H，22H，33H，44H，则对应的中断类型号为_的中断向量是_。入口地址，0，4433：221102 0006 0701 0701 04 1 定时计数技术8253的执行单元是一个_ 位的减1计数器。1602 0007 0201 0201 03 1 8086/8088微处理器已知当前数据段位于存储器的B1000H到C0FFFH范围内，问DS寄存器的内容是_。B100H02 0008 0501 0501 03 3 半导体存储器及接口存储器与CPU连接时，内存系统采用的译码方法有_ 、_ 、 _。线选法、部分译码、全译码02 0009 0501 0501 03 1 半导体存储器及接口若一计算机系统其存储器的寻址空间为4M，则其地址总线为_位。2202 0010 0601 0601 02 1 并行通信接口技术设计算机的每个I/O端口为8位，现有一个64键的键盘，如果用线性键盘，则至少要用_个端口；如果用矩阵键盘，则至少要用_个端口。8、202 0011 0602 0602 02 4 中断处理技术PC机的中断类型有_、_和不可屏蔽中断三种，外设的中断请求属于_，不可屏蔽中断的请求信息送CPU的_引脚。内中断、可屏蔽中断、可屏蔽中断、NMI02 0012 0705 0705 02 2 数/模转换及模/数转换技术模拟信号在进行AD转换前先要经过采样-保持电路，根据香农定理，当采样器的频率高于或等于连续信号_频率的_倍时，原信号才能无失真地复现出来。最高、202 0013 0102 0102 04 5 微机接口技术基础计算机的硬件由_、_、_、_、_等部分组成。运算器；控制器；存储器；输入设备；输出设备02 0014 0101 0101 04 3 微机接口技术基础100D=_B=_Q=_H。01100100；144；6402 0015 0101 0101 04 1 微机接口技术基础设字长为8位，若X=-3，则X补=_H。FDH02 0016 0101 0101 04 4 微机接口技术基础微处理器按其字长可以分为_、_、_、_微处理器。8位；16位；32位；64位02 0017 0102 0102 04 3 微机接口技术基础1KB=_B，1MB=_KB，1GB=_MB.1024；1024；102402 0018 0203 0203 02 2 8086/8088微处理器CPU访问存储器进行读写操作时，通常在_状态去检测RADY，一旦检测到READY无效，就会在其后插入一个_周期。T3；TW02 0019 0201 0201 02 3 8086/8088微处理器设8086CPU的（SS）=2050H，（SP）=0006H，（AX）=1122H，当执行一条PUSH指令时，（SS）=_，（SP）=_，1122H存放的实际地址是_。2050H；0004H；20504H02 0020 0201 0201 02 3 8086/8088微处理器根据功能的不同，8086/8088CPU的标志位可分为_标志和_标志，共_个标志位中，其中CF、PF、AF属于_标志。状态，控制，9，状态02 0021 0201 0201 02 4 8086/8088微处理器8086CPU的地址总线有_条，数据总线有_条；8088CPU的地址总线有_条，数据总线有_条。20，16，20，802 0022 0201 0201 02 1 8086/8088微处理器逻辑地址为2000H：1234H的内存单元的物理地址是_。21234H02 0023 0201 0201 03 1 8086/8088微处理器 安排在64K芯片内的第一个单元的物理地址是10000H，则该芯片内的最未单元的物理地址是_。1FFFFH02 0024 0201 0201 03 1 8086/8088微处理器已知CS=3000H，IP=2000H，则指令所处的物理地址是_。32000H02 0025 0201 0201 03 2 8086/8088微处理器8086、8088CPU中指令队列的长度分别为_和_字节。6，402 0026 0203 0203 03 2 8086/8088微处理器在一个总线周期结束后，如果不立即执行下一个总线周期，CPU进行内部操作，此时总线处于_状态，执行_周期。空闲，空闲02 0027 0201 0201 03 1 8086/8088微处理器若SP=0124H，SS+3300H，在执行INT 60H这条指令后，堆栈栈顶的物理地址为_。33120H02 0028 0302 0302 01 2 8086/8088指令系统执行下列程序段后，给出指定寄存器的内容。MOV AX, 6437hMOV CX, 44HROR CX, CLROL AX, CLXOR AX, 4300HMUL AH问AX、BX寄存器的内容分别是_，_。6378H，0001H02 0029 0302 0302 02 1 8086/8088指令系统执行下列指令后，完成的功能是将DX、AX的值_。 MOV CX，4L1: SHR DX, 1 RCR AX, 1 LOOP L102 0030 0302 0302 02 2 8086/8088指令系统 下列指令执行后，AX=_，CF=_。MOV CL, 2MOVAX, 1CADHROL AX, 1ROR AX, CL8E56H,，102 0031 0302 0302 02 3 8086/8088指令系统下列指令执行后，AX=_，BX=_，CX=_。MOV AX, 1100HMOV BX, 2200HMOV CX, 3300HPUSH CXPUSH AXPUSH BXPOP CXPOP AXPOP BX1100H，3300H，2200H02 0032 0302 0302 02 3 8086/8088指令系统执行下列程序后，AL=_，BL=_，CF=_。MOV AL, 50HMOV BL, 30HSTCADC AL, BL81H，30H，102 0033 0302 0302 02 3 8086/8088指令系统下列程序运行后，AX=_，BX=_ _，CF=_。MOV AX, 0039hMOV BX, 9518hSHRAX, 1RCR BX, 1001CH，CA8CH，002 0034 0302 0302 02 3 8086/8088指令系统运行下列程序后，AL=_，BL=_，CL=_。MOV AL, 0CBHMOV BL, 35HMOV CL, 0ADD AL, BLJZ LABNOT CLLAB: HLT0，35H，002 0035 0302 0302 02 3 8086/8088指令系统下列程序运行后，AL=_，BL=_，CL=_。XOR AL, ALMOV CL, ALOR AL, 43HMOV BL, ALAND AL,40H40H，43H，002 0036 0402 0402 03 3 汇编语言及其程序设计汇编语言程序的三种基本语句是_、_、_。指令语句，伪指令语句，宏指令语句02 0037 0402 0402 03 3 汇编语言及其程序设计程序的基本结构形式有三种，它们是_、_、_。顺序结构，分支结构，循环结构02 0038 0402 0402 03 3 汇编语言及其程序设计一个循环结构程序主要由_、_、_构成。初始化部分，循环工作部分，循环控制部分02 0039 0402 0402 03 2 汇编语言及其程序设计在标准子程序中，它使用的工作寄存器一般要存放在_保存，在返回调用程序之前，再_它们的内容。堆栈，恢复02 0040 0402 0402 01 5 汇编语言及其程序设计子程序又称为_。由伪操作_定义，由_结束，属性可以是_和_。过程，PROC，ENDP，NEAR，FAR02 0041 0402 0402 03 3 汇编语言及其程序设计标号和变量均有三种属性，它们是_、_、_。段，偏移，类型02 0042 0601 0601 03 4 输入/输出接口技术CPU通过一个外设接口同外设之间交换的信息包括_、_和_，这三种信息通常都是通过CPU的_总线来传送的。数据信息，状态信息，控制信息，数据02 0043 0601 0601 03 3 输入/输出接口技术DMA控制器8237A的传送方式通常有单字节传送、_、_和_共车种。成批传送，请求传送，级联传送02 0044 0601 0601 03 2 输入/输出接口技术采用查询传送方式时，完成一次传送过程，首先必须通过执行一条_指令，读取_。IN，外设状态信息02 0045 0601 0601 03 2 输入/输出接口技术一般I/O接口听编址方式可以分为_和_两种方式。独立，统一02 0046 0601 0601 03 4 输入/输出接口技术CPU与I/O之间的数据传递方式有_、_、_和_四种。无条件传送方式，查询传送方式，中断传送方式，DMA方式02 0047 0601 0601 02 2 输入/输出接口技术编写一个指令序列，其功能为输出数据FFH到8086/8088的I/O空间地址为ABH的输出端口去。_MOV AL，0FFH ，OUT 0ABH，AL02 0048 0601 0601 01 3 输入/输出接口技术编写一个指令序列，其功能为输出数据FFH到8086/8088的I/O空间地址为B000H的输出端口去。_MOV DX，0B000H，MOV AL，0FFH，OUT DX，AL02 0049 0601 0601 01 2 输入/输出接口技术试补充完全用查询方式的输入查询部分的程序，假设数据端口和状态端口的地址分别为20H和30H，且状态信号连在数据总线的D0位上。WAIT: _ TEST AL, _ JZ WAIT IN AL, 20HIN AL，30H，01H02 0050 0601 0601 01 2 输入/输出接口技术试补充完全用查询方式输出的查询部分的程序，假设数据端口和状态端口的地址分别为20H和30H，且状态信号连在数据总线的D7位上。WAIT: _ TEST AL, _ JZ WAIT OUT AL, 20HIN AL，30H，80H02 0051 0602 0602 01 1 中断处理技术如果8259A输出到总线上的类型码范围从F0HF7H，那么寄存器ICW2应写入_。F0H02 0052 0602 0602 01 1 中断处理技术如果将中断输入IR3IR0屏蔽，IR7IR4撤消，则OCW2码为_。0FH02 0053 0602 0602 03 2 中断处理技术在中断向量表中向量5的CS和IP存放的起始地址分别是_、_。00CAH，00C8H02 0054 0603 0603 03 2 中断处理技术从CPU的NMI引脚产生的中断叫做_，它的响应不受_影响。NMI，IF02 0055 0603 0603 01 1 中断处理技术PC/XT机中如对从片8259A写入的ICW2是80H，则该8259A芯片的IRQ6的中断类型码是_。86H02 0056 0603 0603 01 2 中断处理技术中断类型码为15H的中断，其服务程序的入口地址一定存放在_四个连续的单元中，若地址由低到高的四个单元的内容依次为：12H、34H、35H、23H，则其服务程序的入口地址为_。54H57H，26762H（2335：3412）02 0057 0602 0602 03 4 中断处理技术中断类型码的中断向量一定存放在四个连续单元中，若其入口地址为1030：2820，则这四个单元中的具体内容由低地址到高地址依次为_、_、_、_。20H、28H、30H、10H02 0058 0603 0603 03 4 中断处理技术中断向量就是中断服务程序的_，在内存中占有_个存储单元，其中低地址存储单元存放的是_，高地址存储单元存放的是_。入口地址，4，IP，CS02 0059 0602 0602 03 2 中断处理技术在中断服务程序中，进行中断处理之前，应先_，才允许中断嵌套，只有中断优先级_的中断源请求，才能被响应。开中断，更高02 0060 0701 0701 02 2 定时计数技术8253能够实现输出方波的工作方式为_，为能进行计数，门控信号应为_电平。3，高02 0061 0703 0703 04 2 串行通信接口技术计算机与外界交换信息称为通信，通信有两种基本的方式：_和_。同步方式，异步方式02 0062 0703 0703 04 2 串行通信接口技术在异步通信接口中，为了使用传送过程更可靠，设置了若干出错标志，如帧出错、_、_。溢出错，奇偶错02 0063 0703 0703 04 2 串行通信接口技术串行通信的传送方向有单工、_和_。半双工，全双工02 0064 0703 0703 04 2 串行通信接口技术异步通信的起始位为_电平，有_位。低，102 0065 0702 0702 03 1 并行通信接口技术8255A的_ 口既可以作数据口中，又可产生控制信号。C02 0066 0702 0702 03 2 并行通信接口技术8255A可允许中断请求的工作方式有_和_。方式1，方式202 0067 0702 0702 03 1 并行通信接口技术8255A中只有_口可以工作于方式2。A02 0068 0501 0501 02 2 半导体存储器及接口8088系统访问储存器的一个字节要用_个总线周期，若要进行字操作则要用_个总线周期。1，202 0069 0501 0501 03 1 半导体存储器及接口为保证DRAM中的内容不消失，需要进行_操作。刷新02 0070 0501 0501 02 2 半导体存储器及接口当存储器的读出时间大于CPU所要求的时间时，为了保证CPU与存储器的时序的正确配合，就是利用_信号，使CPU插入一个_状态。READY，等待02 0071 0501 0501 03 1 半导体存储器及接口一般微型计算机的存储器系统主要由_ _ 、高速缓存，辅助存储器及管理这些存储器的硬件和软件组成。主存储器02 0072 0501 0501 03 3 半导体存储器及接口设某系统的存储器总容量为256KB，若采用单片容量为位的SRAM芯片，则组成该系统共需此类芯片_个，每个芯片需_根片内地址选择线，整个系统应分为_个芯片组。128，14，1602 0073 0201 0201 03 3 8086/8088微处理器计算机是通过 、 、 总线把各个部件连接在一起，构成一个系统。地址；数据；控制02 0074 0201 0201 03 2 8086/8088微处理器8086的数据总线是 位，地址总线是 位。16，2002 0075 0101 0101 05 1 微机接口技术基础PC机主存储器中的基本存储单元的长度是 。字节02 0076 0102 0102 04 2 微机接口技术基础80486可访问8位、和位的寄存器。16，3202 0077 0201 0201 03 1 8086/8088微处理器在微处理器的实地址方式下，段寄存器的作用是 。存放段基址02 0078 0201 0201 03 1 8086/8088微处理器若一个数中含有3个“1”，则其奇偶标志为 。102 0079 0201 0201 03 2 8086/8088微处理器80486工作在实模式下时，若需对堆栈区进行操作，其物理地址是由 和 组合成。SS，SP02 0080 0201 0201 03 2 8086/8088微处理器程序设计中使用的地址称为 ，而CPU对存储器单元进行操作时使用的地址称为 。逻辑地址，物理地址02 0081 0501 0501 03 1 半导体存储器及接口按存储器的分级原则，其容量最大的一级存储器成为 。外存02 0082 0501 0501 03 2 半导体存储器及接口存储器芯片容量 。存储单元数，每单元数据位数02 0083 0102 0102 04 1 微机接口技术基础微机的主要性能指标中，字长是指 。一次能处理的二进制位数02 0084 0102 0102 04 2 微机接口技术基础微型计算机由 和 两大部分组成。软件，硬件02 0085 0201 0201 03 1 8086/8088微处理器上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从 方取FFFF0H02 0086 0201 0201 03 3 8086/8088微处理器8088与外部交换数据的总线宽度是 位，与寄存器组之间的数据总线宽度是 位，EU内部总线宽度是 位。 8、8、16 02 0087 0201 0201 03 6 8086/8088微处理器设AL=80H，AH=83H，AL和AH中的内容相加后，CF= ，OF= ，ZF= ，PF= ，AF= ，SF= 。1，1，0，1，0，002 0088 0201 0201 03 2 8086/8088微处理器8086/8088将整个存储空间划分为许多逻辑段，每个逻辑段容量在 以内，各个逻辑段 相互重叠64KB、可以 02 0089 0201 0201 03 2 8086/8088微处理器8086/8088中，某单元只能有一个 地址，但可以有多个 地址。物理，逻辑 02 0090 0201 0201 03 2 8086/8088微处理器如果对堆栈进行操作，则段基址来源于 ，偏移地址来源于 。SS、SP 02 0091 0201 0201 03 2 8086/8088微处理器某存储单元物理地址为32413H，则相对于段地址为3000H，其偏移地址为 ，若，它的偏移地址是1003H，则其段地址为 。2413H、3141H02 0092 0201 0201 03 1 8086/8088微处理器在8086/8088系统中，所有读写存储器或I/O端口操作都是由 通过系统总线完成的。BIU（总线接口单元）02 0093 0501 0501 04 1 半导体存储器及接口为保证动态RAM中的内容不消失，需要进行 操作。定时刷新02 0094 0502 0502 01 6 半导体存储器及接口16K字节的存储芯片有 根地址线，用它构成64K空间的存储器共需 片，与8位机相连时需地址译码器74LS138至少 片，若要求该地址空间为连续的，则译码器的引脚A应接地址线 ，引脚B接地址线 ，引脚C接地址线 。14； 4； 1；A14；A15 ；1或002 0095 0501 0501 04 2 半导体存储器及接口随机存储器RAM主要包括和两大类。SRAM，DRAM02 0096 0502 0502 04 1 半导体存储器及接口构成64K*8的存储系统，需8K*1的芯片 片。6402 0097 0502 0502 03 1 半导体存储器及接口某存储模块的容量为64K，它的起始地址若为20000H，则末地址应为 。2FFFFH02 0098 0502 0502 03 3 半导体存储器及接口某RAM芯片的存储容量是8K8bit ，则该芯片引脚中有 根地址线， 根数据线，如已知某半导体存储器芯片SRAM的引脚中有14根地址线和8根数据线，那么其存储容量应为 。13，8，16KB02 0099 0502 0502 03 2 半导体存储器及接口某RAM芯片的存储容量是4K8位，该芯片引脚中有 根地址线， 根数据线。12根地址线，8根数据线02 0100 0501 0501 03 1 半导体存储器及接口某16位微机系统的地址总线为20位，其存储器中RAM的容量为128KB，首地址为80000H，且地址是连续的。问可用的最高地址是 H。9FFFFH02 0101 0502 0502 03 2 半导体存储器及接口用2K8的SRAM芯片组成32K16的存储器，共需SRAM芯片 片，产生片选信号的地址至少需要位。32， 402 0102 0501 0501 04 2 半导体存储器及接口8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置 ，为提高总线驱动能力，应配置。锁存器，驱动器02 0103 0501 0501 03 2 半导体存储器及接口8086和8088的地址总线有 根，能寻址 MB的存储器空间。20 ，102 0104 0501 0501 03 1 半导体存储器及接口组成32M*8位的存储器，需要1M*4位的存储芯片共 片。6402 0105 0502 0502 03 2 半导体存储器及接口8086CPU从偶地址中按字节读时，存储器数据进入数据总线的 ；从奇地址按字节读时，进入数据总线的 。数据线低8位 数据线高8位02 0106 0502 0502 03 1 半导体存储器及接口某8086/8088微处理器系统中设计了一个存储为128KB的SRAM存储器模块，约定该存储器模块的起始地址为80000H，则该存储器模块的末地址为 。9FFFFH02 0107 0502 0502 03 1 半导体存储器及接口设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是 。0BFFFH02 0108 0601 0601 03 2 输入/输出接口技术对I/O端口有两种编址方法，它们是 编址和 编址。独立，统一02 0109 0601 0601 03 1 输入/输出接口技术CPU从I/O接口中的 获取外设的“准备就绪”或“忙/闲”状态信息。状态端口02 0110 0601 0601 03 1 输入/输出接口技术若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过CPU）应采用的方法是 。DMA02 0111 0601 0601 03 3 输入/输出接口技术CPU与I/O接口间的信息一般包括 、 和 三类。数据信息；状态信息；控制信息02 0112 0601 0601 03 2 输入/输出接口技术能支持查询传送方式的接口电路中，至少应该有 端口和端口。状态；数据02 0113 0702 0702 03 1 并行通信接口技术若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为 。1001101102 0114 0702 0702 03 4 并行通信接口技术8255A的A端口有种工作方式，它们分别是 ,， 和 。三； 基本输入/输出方式、选通输入/输出方式、双向方式02 0115 0702 0702 03 1 并行通信接口技术8255A的三个端口中只有端口 没有输入输出锁存功能。C02 0116 0702 0702 03 1 并行通信接口技术8255A的端口A工作于方式2时，使用端口C的 作为与CPU和外部设备的联络信号。PC7PC302 0117 0702 0702 02 1 并行通信接口技术8255A与CPU连接时，地址线一般与CPU的地址总线的 连接。A0和A102 0118 0702 0702 03 1 并行通信接口技术8255A控制字的最高位D7 = 时，表示该控制字为方式控制字。102 0119 0702 0702 03 1 并行通信接口技术8255A的端口A的工作方式是由方式控制字的 位决定。D6和D502 0120 0702 0702 03 1 并行通信接口技术8255A的端口B的工作方式是由方式控制字的 位决定。D202 0121 0702 0702 03 1 并行通信接口技术8255A的端口C按位置复位控制字的 位用来指定端口C中置位/复位的具体位置。D3D2D102 0122 0702 0702 03 1 并行通信接口技术8255A的端口C按位置复位控制字的 位决定对端口C的某一位置位或复位。D002 0123 0702 0702 03 2 并行通信接口技术02 8255A中包括两组控制电路，其中A组控制 ，B组控制 。端口A和端口C的上半部分、端口B和端口C的下半部分02 0124 0702 0702 05 1 并行通信接口技术Intel 8255A是一个 接口芯片。可编程的通用并行输入/输出02 0125 0702 0702 05 1 并行通信接口技术8255A内部具有 个输入/输出端口。302 0126 0702 0702 05 1 并行通信接口技术8255A的每个端口的数据寄存器长度为 位。802 0127 0702 0702 03 1 并行通信接口技术8255A中选通信号STB的功能是 。通知CPU外设已将数据送至端口02 0128 0702 0702 02 1 并行通信接口技术当8255A的A口、B口置成方式0，且作为输入口，C口输出口时，其控制字为 。92H02 0129 0701 0701 02 1 定时计数技术设8253的计数器用于对外部事件记数，计满100后输出一跳变信号，若按BCD方式计数，则写入计数初值的指令为MOV AL， 和OUT PORT，AL。5BH02 0130 0701 0701 02 1 定时计数技术设8253的计数器1的输入时钟频率为1MHz，以BCD码计数，要求该通道每隔5ms输出一个正跳变信号，则其方式控制字应为 。71H02 0131 0701 0701 03 2 定时计数技术8253A芯片有 个计数通道，每个通道可有 种工作方式。3；602 0132 0701 0701 02 2 定时计数技术当需要利用8254产生对称性方波时，应选的工作方式为 ，把它作为一个可编 程的单稳态电路使用时，应工作在下。方式3 ; 方式102 0133 0701 0701 03 1 定时计数技术8254在进行计数时，实际上是对 信号线上的信号进行计数 。CLK02 0134 0701 0701 03 1 定时计数技术要使使8253定时/计数器的OUT输出100HZ的方波，计数频率为100KHZ，则计数的初值应为 。100002 0135 0701 0701 04 1 定时计数技术8253中的每个计数器可作为二进制和 进制计数器用。十02 0136 0201 0201 03 3 8086/8088微处理器在计算机术语中，将运算器和控制器合在一起称为 _ ，而将 _ 和存储器合在一起称为 _ 。CPU,CPU,主机02 0137 0101 0101 03 3 微机接口技术基础数的真值变成机器码可采用 _ 表示法， _表示法，_表示法，移码表示法。原码,补码,反码02 0138 0501 0501 03 3 半导体存储器及接口广泛使用的 _ 和 _ 都是半导体随机读写存储器。前者的速度比后者快，但 _ 不如后者高。SRAM , DRAM , 集成度02 0139 0402 0402 03 3 汇编语言及其程序设计寻找指令地址的方式，称为_ 方式，有 _寻址和 _寻址。指令寻址 , 顺序 , 跳跃02 0140 0203 0203 02 3 8086/8088微处理器CPU从 _取出一条指令并执行这条指令的时间和称为 _。由于各种指令的操作功能不同，各种指令的指令周期是 _。存储器 , 指令周期 , 不相同的02 0141 0801 0801 03 3 总线技术微型机算计机的标准总线从16位的_总线，发展到32位的 _总线和_总线，又进一步发展到64位的PCI总线。ISA , EISA , VISA02 0142 0801 0801 01 3 总线技术VESA标准是一个可扩展的标准，它除兼容传统的 _等显示方式外，还支持 _像素光栅，每像素