工艺技术_晶体管规则阵列设计技术

晶体管规则阵列设计技术 VLSIC是高度复杂的集成系统 为保证设计的正确性并且降低设计难度 提高设计效率 避免由于在版图设计过程中采用复杂结构而引入不可靠因素 因此 在VLSI的设计技术中大量地采用规则结构 晶体管规则阵列设计技术就是其中之一 在这个结构中的基本单元就是MOS晶体管或CMOS晶体管对 4 1晶体管阵列及其逻辑设计应用 ROM是最常用的晶体管规则阵列 它以晶体管的有无来确定存储的信号是 0 或 1 4 1 1全NMOS结构ROM 动态NMOS或非结构ROM 4 1 2ROM版图 1 NMOS或非结构ROM版图 2 NMOS与非结构ROM版图 对于并联形式的器件采用不制作或开路的方法去除 对于串联形式的器件采用不制作或短路的方法去除 对于NMOS管 可以不做栅或漏 对于NMOS管 采用离子注入的方法可去除 1 并联结构 采用提高开启电压实现开路 注入与衬底相同的杂质 2 串联结构 采用降低开启电压到负向 耗尽 实现短路 注入与衬底相反的杂质 对器件编程的技术小结 例题 按照真值表 用NMOS或非ROM结构电路实现逻辑 地址译码器 输入变量组合的枚举 4 2MOS晶体管开关逻辑 MOS开关晶体管逻辑是建立在 传输晶体管 或 传输门 基础上的逻辑结构 所以又称为传输晶体管逻辑 信号的传输是通过导通的MOS器件 从源传到漏或从漏传到源 这时的信号接受端的逻辑值将同时取决于信号的发送端和MOS器件栅极的逻辑值 4 2 1开关逻辑 1 多路转换开关MUX CMOS结构的MUX 带有提升电路的MUX 2 MUX逻辑应用 在MUX作为选择开关的应用时 将B和A当作控制信号 而将C0 C3当作数据信号 如果反过来 仍是这个电路结构 将C0 C3当作逻辑功能控制信号 B和A作为逻辑数据信号 我们可以得到一个非常有趣地逻辑结构 例2 设计一个实现四种逻辑操作的电路 其中控制信号为K1K0 逻辑输入为A B 当K1K0 00时 实现A B的与非操作 当K1K0 01时 实现A B的或非操作 当K1K0 10时 实现A B的异或操作 当K1K0 11时 实现A信号的倒相操作 分析 首先 我们可以确定采用四到一MUX能够实现所需的四种逻辑操作 接下来的任务是产生所需的四种控制编码C3 C0 同时 这四种控制编码又对应了外部的二位控制信号K1K0 因此 该逻辑应由两部分组成 编码产生与控制逻辑和四到一的MUX 查表4 1可知 当实现A B与非操作时 C0 C3为1110 当实现A B或非操作时 C0 C3为1000 当实现A B异或操作时 C0 C3为0110 当实现A信号倒相操作时 C0 C3为1010 A B与非操作时 C0 C3为1110 A B或非操作时 C0 C3为1000 A B异或操作时 C0 C3为0110 A信号倒相操作时 C0 C3为1010 4 2 2棒状图 4 3PLA及其拓展结构 可编程逻辑阵列PLA也是典型的晶体管规则阵列结构 它采用两级ROM形式构造电路 其两级ROM阵列分别为 与平面 和 或平面 这是源于大多数逻辑表达式采用 与 或 结构 它不用译码电路而直接将输入变量的原量和非量送入晶体管阵列 实际的PLA结构中 与平面 并不是由 与门 阵列构成 同样的 或平面 也不是 或门 阵列 其两个 平面 的组合是以 或非 或非 或者 与非 与非 或者其他变形结构的阵列形式出现 4 3 1 与非 与非 阵列结构 4 3 2 或非 或非 阵列结构 当用 或非 或非 结构PLA实现逻辑时必须输入取反 输出取反 例3 用或非 或非结构的PLA实现下面的逻辑解 这个逻辑函数就是例2描述的逻辑 我们在例2中采用的是ROM MUX的结构 现在采用PLA进行设计 首先需将函数化为标准的与 或表达式 4 3 3多级门阵列 MGA MGA是在PLA基础上变化而成的多级门结构 虽然它被称为门阵列 实际上它是多级PLA的组合 一个最明显的标志是它对输入 输出位置的限制 因为在每块PLA中 与平面 只能外部输入 内部输出 或平面 只能内部输入 外部输出 4 4门阵列 门阵列是一种规则化的版图结构 门阵列版图采用行式结构 在单元行内规则的排列着以标准门定义的门单元 严格地讲 门阵列不是一个实现逻辑的电路结构 它是一种版图形式 4 4 1门阵列单元 4 4 2整体结构设计准则 电源 地线必须用铝引线 为了使电源和地线通达各个单元 它们应设计成叉指形 电源 地线在各单元行的位置 宽度必须一致 对于外部的输入 输出单元的电源和地线的设计采用 回 字型结构 以保证电源和地线能够通达到每一个单元 采用垂直布线法 即水平方向用铝线作为各单元间的互连线 垂直方向用多晶硅条或扩散条作为穿越单元行的通信以及铝引线交叉的通道 由于铝线与多晶硅条或扩散条可以互相跨越 因此它们可以共用同一个布线通道 采用 行式结构 即单元行和布线通道间隔排列 这种间隔便于CAD软件实现自动布局布线 用掩模版编程的I OPAD单元或独立的I O单元位于芯片四周 4 4 3门阵列在VLSI设计中的应用形式 门阵列是一种规则阵列形式的版图 与前面介绍的晶体管规则阵列所不同的是 在前述的晶体管规则阵列中 版图和电路形式是相关的 运用什么样的版图必须有配套的电路设计方法 门阵列版图对电路设计没有严格的要求 可以完全按照人们习惯的设计方式构造电路 不必考虑逻辑的表达式应是什么形式 门阵列在VLSI设计中的应用有两类三种主要的应用形式 电路的完全实现形式 包括固定门阵列和优化门阵列 电路的局部实现形式 即在系统中的某一部分电路采用门阵列结构加以实现 显然 在第一类中 VLSIC完全采用门阵列技术实现设计 而第二类仅仅在VLSIC中的一部分电路采用了门阵列 1 固定门阵列 固定门阵列采用预加工技术 就是说 在工厂里预先就加工了一些规格化的门阵列母片 这些母片已完成了主要的工艺流程 母片上已沉积了金属层 所谓固定就是固定大小 固定结构 固定I O数量的门阵列 固定大小就是对某一个预先制作的母片 它的门数是固定的 如500门 1000门 5000门 等等 固定结构就是对预先制作的母片 它的结构 如阵列有几列 每列有几行 每行的门数 行间有多少水平布线道 列间有多少竖直布线道 阵列外围有多少布线道 等等 都是固定的 固定的I O数量是指对预先制作的母片 它的外围I O的数量 排列方式是固定的 电源 地线的位置也是固定的 2 优化门阵列 优化门阵列是一种不规则的门阵列结构 所谓不规则是指它的单元行的宽度可以不完全相同 即每行的单元数可以有多有少 布线通道的容量可以不完全相同 3 局部门阵列 所谓局部门阵列就是将集成电路中的一部分用门阵列结构设计 显然 它属于优化门阵列范畴 4 5晶体管规则阵列设计技术应用 1 EPLD中的宏单元 EPLD ErasableProgramableLogicDevices 是目前应用最为广泛的现场编程器件之一 它采用电编写和电擦除的特殊MOS器件 E2PROM器件 作为晶体管规则阵