第9章 事件管理器模块(EV) - CAP QEP.pdf

9 4 捕获捕获单元单元 捕获单元是一种捕获单元是一种输入输入设备 用于设备 用于捕获引脚上电平的捕获引脚上电平的 变化并记录它发生的时刻变化并记录它发生的时刻 普通的微处理器能做到这一点 但需要由普通的微处理器能做到这一点 但需要由CPU完成完成 判断和记录工作 因此占用判断和记录工作 因此占用CPU的资源 的资源 而而DSP的捕获单元不需占用的捕获单元不需占用CPU资源 与资源 与CPU并行并行 工作 同时设置了两级深的工作 同时设置了两级深的FIFO堆栈缓冲器 故对于两堆栈缓冲器 故对于两 次间隔很短的跳变的捕获得心应手 次间隔很短的跳变的捕获得心应手 9 4 1 捕获捕获单元单元的应用的应用 X2812可以记录可以记录6个捕获输入引脚个捕获输入引脚上的事件 上的事件 共共6个捕获单元 个捕获单元 每个事件管理器有每个事件管理器有3个捕获单元 个捕获单元 EVA CAP1 CAP2 CAP3 EVB CAP4 CAP5 CAP6 EVA中的每个捕获单元均可选择中的每个捕获单元均可选择GP定时器定时器2或或1作为其时作为其时 间基准间基准 CAPl和和CAP2不能选择不同的定时器作为它们不能选择不同的定时器作为它们 的时基的时基 EVB中的每个捕获单元均可选择中的每个捕获单元均可选择GP定时器定时器4或或3作为其时作为其时 间基准间基准 CAP4和和CAP5不能选择不同的定时器作为它们不能选择不同的定时器作为它们 的时基的时基 捕获单元功能模块捕获单元功能模块 EVA PWM Circuits PWM Circuits PWM Circuits Output Logic Output Logic Output Logic GPTimer 1 Compare GPTimer 1 GPTimer 2 Compare GPTimer 2 Compare Unit 1 Compare Unit 2 Compare Unit 3 Capture Units MUX QEP Circuit Output Logic Output Logic EV Control Registers Logic ResetPIE TCLKINA TDIRA 2 ADC Start Data Bus CLK DIR T1PWM T1CMP T2PWM T2CMP PWM1 PWM2 PWM3 PWM4 PWM5 PWM6 CAP1 QEP1 CAP2 QEP2 CAP3 QEPI1 当在捕获输入引脚当在捕获输入引脚CAPx上检测到一个设定的转换时上检测到一个设定的转换时 GP定时器的值被捕获并存储在相应的定时器的值被捕获并存储在相应的2级深度级深度FIFO堆栈堆栈 中中 捕获单元捕获单元3还可以用作还可以用作A D变换变换 从而使外部捕获事从而使外部捕获事 件同件同A D转换同步转换同步 一般情况下 捕获单元主要有以下几个方面的应用一般情况下 捕获单元主要有以下几个方面的应用 测量脉冲或数字信号的宽度测量脉冲或数字信号的宽度 自动启动自动启动A D转换转换 捕获单元捕获单元3捕获的事件捕获的事件 转轴的速度估计 转轴的速度估计 9 4 2 捕获单元的结构捕获单元的结构 捕获单元的结构概括起来有以下特点捕获单元的结构概括起来有以下特点 1个个16位位捕获控制寄存器捕获控制寄存器 EVA CAPCONA EVB CAPCONB 可读写 可读写 1个个16位位捕获捕获FIFO状态寄存器状态寄存器 EVA CAPFIFOA EVB CAPFIFOB 可选择 可选择通用定时器通用定时器1或或2 EVA 和通用定时器和通用定时器3或或4 EVB 作为时钟基准 作为时钟基准 6个个16位位2级深的级深的FIFO堆栈堆栈 每个对应一个捕获单元 每个对应一个捕获单元 6个个施密特触发捕获输入引脚 施密特触发捕获输入引脚 CAP1 CAP6 一个 一个 输入引脚对应一个捕获单元 所有捕获单元的输入和内部输入引脚对应一个捕获单元 所有捕获单元的输入和内部 CPU时钟同步 为了捕获输入的跳变 输入必须在当前的时钟同步 为了捕获输入的跳变 输入必须在当前的 电平保持电平保持2个个CPU时钟的上升沿 如果使用了限制电路 时钟的上升沿 如果使用了限制电路 限制电路要求的脉冲宽度也必须满足 限制电路要求的脉冲宽度也必须满足 输入引脚输入引脚CAPl和和 CAP2 在 在EVB中是中是CAP4和和CAP5 也能被用于正交编码 也能被用于正交编码 脉冲电路的脉冲电路的QEP输入 输入 用户可设定跳变检测方式用户可设定跳变检测方式 上升沿 下降沿或上升下上升沿 下降沿或上升下 降沿降沿 6个可屏蔽的中断标志位 每个捕获单元个可屏蔽的中断标志位 每个捕获单元1个 个 捕获单元被使能后捕获单元被使能后 输入引脚上的跳变将使所选择的输入引脚上的跳变将使所选择的 通用定时器的计数值通用定时器的计数值装入到相应的装入到相应的FIFO堆栈堆栈 同时如果同时如果 有有1个或多个有效捕获值存到个或多个有效捕获值存到FIFO堆栈堆栈 CAPxFIFO位不等位不等 于于0 将会使相应的将会使相应的中断标志位置位中断标志位置位 如果中断标志未被屏蔽如果中断标志未被屏蔽 将将产生一个外设中断申请产生一个外设中断申请 每次捕获到新的计数值存入每次捕获到新的计数值存入FIFO堆栈时堆栈时 捕获捕获FIFO状状 态态寄存器寄存器CAPFIFOx相应的位就进行调整相应的位就进行调整 实时地反映实时地反映 FIFO堆栈的状态堆栈的状态 从捕获单元输入引脚发生跳变到所选通用定时器的计从捕获单元输入引脚发生跳变到所选通用定时器的计 数值被锁存需数值被锁存需2个个CPU时钟周期的延时时钟周期的延时 复位时复位时 所有捕获单元的寄存器都被清为所有捕获单元的寄存器都被清为0 9 4 3 捕获单元的操作捕获单元的操作 1 捕获单元时钟基准的选择捕获单元时钟基准的选择 对于对于EVA模块 模块 捕获单元捕获单元3有自己独立的时钟基准有自己独立的时钟基准 捕 捕 获单元获单元1和和2共同使用一个时间基准 因此同时使用共同使用一个时间基准 因此同时使用2个通个通 用定时器 用定时器 捕获单元捕获单元1和和2共用共用1个个 捕获单元 捕获单元3用用1个 个 对于对于EVB模块 捕获单元模块 捕获单元6有一个独立的时钟基准 有一个独立的时钟基准 捕获单元的操作不会影响任何通用定时器的任何操作 捕获单元的操作不会影响任何通用定时器的任何操作 也不会影响与通用定时器的操作相关的比较也不会影响与通用定时器的操作相关的比较 PWM操作 操作 为使捕获单元能够正常工作 必须配置下列寄存器为使捕获单元能够正常工作 必须配置下列寄存器 初始化初始化CAPFIFOx寄存器 清除相应的状态位寄存器 清除相应的状态位 设置使用的通用定时器的工作模式设置使用的通用定时器的工作模式 设置相关通用定时器的比较寄存器或周期寄存器设置相关通用定时器的比较寄存器或周期寄存器 适当地配置适当地配置CAPCONA或或CAPCONB寄存器 寄存器 每个捕获单元有一个专用的每个捕获单元有一个专用的2级深度的级深度的FIFO堆栈堆栈 顶部堆栈顶部堆栈包括 包括 CAP1FIFO CAP2FIFO和和CAP3FIFO EVA CAP4FIFO CAP5FIFO和和CAP6FIFO EVB 底部堆栈底部堆栈包括 包括 CAP1FBOT CAP2FBOT和和CAP3FBOT EVA CAP4FBOT CAP5FBOT和和CAP6FBOT EVB 2 捕获单元捕获单元FIFO堆栈的使用堆栈的使用 所有所有FIFO堆栈的堆栈的顶层堆栈寄存器是只读寄存器顶层堆栈寄存器是只读寄存器 它存放它存放 相应捕获单元捕获到的最早的计数值相应捕获单元捕获到的最早的计数值 因此读取捕获单元因此读取捕获单元 FIFO堆栈时总是返回堆栈中最早的计数值堆栈时总是返回堆栈中最早的计数值 当读取当读取FIFO堆栈的顶层寄存器的计数值时堆栈的顶层寄存器的计数值时 堆栈堆栈底层寄底层寄 存器的新计数值存器的新计数值 如果有如果有 将被压入顶层寄存器将被压入顶层寄存器 2 捕获单元捕获单元FIFO堆栈的使用堆栈的使用 当捕获单元的输入引脚出现跳变时 捕获单元将使用当捕获单元的输入引脚出现跳变时 捕获单元将使用 的通用定时器的的通用定时器的计数值写入计数值写入到到空的空的FIFO堆栈的堆栈的顶层寄存顶层寄存 器器 同时相应的 同时相应的状态位置为状态位置为01 1 第一次捕获第一次捕获 第第1次捕获示意图次捕获示意图 如果在下一次捕获操作之前如果在下一次捕获操作之前 读取了读取了FIFO堆栈堆栈 则则 FIFO状态位被复位为状态位被复位为00 如果在前一次捕获计数值被读取之前产生了另一次捕如果在前一次捕获计数值被读取之前产生了另一次捕 获 获 新捕获到的计数值送至底层的寄存器新捕获到的计数值送至底层的寄存器 同时相应的寄 同时相应的寄 存器存器状态位置为状态位置为10 2 第二次捕获第二次捕获 第第2次捕获示意图次捕获示意图 如果在下一次捕获操作之前对如果在下一次捕获操作之前对FIFO堆栈进行了读操堆栈进行了读操 作 底层寄存器中新的计数值就会被压入到顶层寄存器 作 底层寄存器中新的计数值就会被压入到顶层寄存器 同时相应的状态位被设置为同时相应的状态位被设置为01 第二次捕获使相应的捕获中断标志位置位 如果中断第二次捕获使相应的捕获中断标志位置位 如果中断 未被屏蔽 则产生一个外设中断请求 未被屏蔽 则产生一个外设中断请求 2 第二次捕获第二次捕获 如果捕获发生时 如果捕获发生时 FIFO堆栈已有捕获到的堆栈已有捕获到的2个计数值 则 个计数值 则 在在顶层寄存器中最早的计数值将被弹出并丢弃 顶层寄存器中最早的计数值将被弹出并丢弃 堆栈堆栈底层寄存器的值将被压入到顶层寄存器中 底层寄存器的值将被压入到顶层寄存器中 新捕获到的计数值将被压入到底层寄存器中 新捕获到的计数值将被压入到底层寄存器中 FIFO的的状态位被设置为状态位被设置为11以表明以表明1个或更多旧的捕获计个或更多旧的捕获计 数值已被丢弃 数值已被丢弃 第三次捕获使相应的捕获中断标志位置位 如果中断未被第三次捕获使相应的捕获中断标志位置位 如果中断未被 屏蔽 则产生一个外设中断请求 屏蔽 则产生一个外设中断请求 3 第三次捕获第三次捕获 第第3次捕获示意图次捕获示意图 3 捕获中断捕获中断 当捕获单元完成一个捕获时当捕获单元完成一个捕获时 在在FIFO中至少有一个有中至少有一个有 效的值效的值 CAPxFIFO位显示不等于位显示不等于0 如果中断未被屏蔽如果中断未被屏蔽 中断标志位置位中断标志位置位 产生一个外设中断请求产生一个外设中断请求 如果使用了中断如果使用了中断 则则可用中断服务子程序读取到一对可用中断服务子程序读取到一对 捕获的计数值捕获的计数值 如果不希望使用中断如果不希望使用中断 则可则可通过查询中断标志位或堆通过查询中断标志位或堆 栈状态位栈状态位来确定是否发生了来确定是否发生了2次捕获事件次捕获事件 若已发生若已发生 则则 捕获到的计数值可以被读出捕获到的计数值可以被读出 3 捕获中断捕获中断 在在EV中中 与捕获中断相关的寄存器有 与捕获中断相关的寄存器有 EVA中断标志中断标志寄存器寄存器EVAIFRC EVA中断屏蔽中断屏蔽寄存器寄存器 EVAIMRC EVB中断标志中断标志寄存器寄存器EVBIFRC EVB中断屏蔽中断屏蔽寄存器寄存器 EVBIMRC 9 4 4 捕获单元相关寄存器捕获单元相关寄存器 1 捕获单元控制寄存器捕获单元控制寄存器A CAPCONA 15141312111098 CAPRESCAP12ENCAP3ENReservedCAP3TSELCAP12TSELCAP3TOADC R W 0R 0R W 0 76543210 CAP1EDGECAP2EDGECAP3EDGEReserved R W 0R 0 位位15CAPRES 捕获复位 读该位总为捕获复位 读该位总为0 0所有捕获单元的寄存器清零所有捕获单元的寄存器清零 1无操作无操作 位位14 13CAP12EN捕获单元捕获单元1和和2使能位 使能位 00 禁止捕获单元禁止捕获单元1和和2 FIFO栈保持它们的内容栈保持它们的内容 01 使能捕获单元使能捕获单元1和和2 10 保留保留 11 保留保留 位位12CAP3EN 捕获单元捕获单元3使能位使能位 0禁止捕获单元禁止捕获单元3 其 其FIFO栈保持它内容栈保持它内容 1使能捕获单元使能捕获单元3 位位10CAP3TSEL捕获单元捕获单元3的通用定时器选择位的通用定时器选择位 0 选择通用定时器选择通用定时器2 1 选择通用定时器选择通用定时器1 位位9CAP12TSEL 捕获单元捕获单元1和和2的通用定时器选择位 的通用定时器选择位 0 选择通用定时器选择通用定时器2 1 选择通用定时器选择通用定时器1 位位8CAP3TOADC 捕获单元捕获单元3事件启动模数转换位 事件启动模数转换位 0 无操作无操作 1 当当CAP3INT标志置位时 启动模数转换标志置位时 启动模数转换 位位7 6CAP1EDGE 捕获单元捕获单元1的边沿检测控制位 的边沿检测控制位 00 检测检测 01 检测上升沿检测上升沿 10 检测下降沿检测下降沿 11 检测两个边沿检测两个边沿 位位5 4CAP2EDGE 捕获单元捕获单元2的边沿检测控制位 的边沿检测控制位 00 无检测无检测 01 检测上升沿检测上升沿 10 检测下降沿检测下降沿 11检测两个边沿检测两个边沿 位位3 2CAP3EDGE 捕获单元捕获单元3的边沿检测控制位 的边沿检测控制位 00 无检测无检测 01 检测上升沿检测上升沿 10 检测下降沿检测下降沿 11检测两个边沿检测两个边沿 捕获单元控制寄存器捕获单元控制寄存器B CAPCONB 15141312111098 CAPRESCAP45ENCAP6ENReservedCAP6TSELCAP45TSELCAP6TOADC R W 0R 0R W 0 76543210 CAP4EDGECAP5EDGECAP6EDGEReserved R W 0R 0 1514131211109870 ReservedCAP3FIFOCAP2FIFOCAP1FIFOReserved R 0R W 0R 0 位位15 14 Reserved 保留位 读出值为保留位 读出值为0 写操作无效 写操作无效 位位7 0Reserved 保留位 读出值为保留位 读出值为0 写操作无 写操作无 效 效 2 捕获捕获FIFO状态寄存器状态寄存器A CAPFIFOA 位位13 12CAP3FIFO 捕获单元捕获单元3的的FIFO栈状态位 栈状态位 00 空空 01 捕获到捕获到1个值个值 10 捕获到捕获到2个值个值 11 捕获到捕获到2个值 且至少丢失了个值 且至少丢失了1个先前捕获的值 个先前捕获的值 位位11 10CAP2FIFO 捕获单元捕获单元2的的FIFO栈状态位 栈状态位 00 空空 01 捕获到捕获到1个值个值 10 捕获到捕获到2个值个值 11 捕获到捕获到2个值 且至少丢失了个值 且至少丢失了1个先前捕获的值个先前捕获的值 位位9 8CAP1FIFO 捕获单元捕获单元1的的FIFO栈状态位 栈状态位 00 空空 01 捕获到捕获到1个值个值 10 捕获到捕获到2个值个值 11 捕获到捕获到2个值 且至少丢失了个值 且至少丢失了1个先前捕获的值个先前捕获的值 捕获捕获FIFO状态寄存器状态寄存器B CAPFIFOB 1514131211109870 ReservedCAP6FIFOCAP5FIFOCAP4FIFOReserved R 0R W 0R 0 9 5 正交编码脉冲单元正交编码脉冲单元 问题 在电机旋转的时候问题 在电机旋转的时候 如何来确定转子旋转的转速如何来确定转子旋转的转速 位置和旋转方向位置和旋转方向 通常的做法是 通常的做法是 在电机的转子上安装一个光电编码器在电机的转子上安装一个光电编码器 9 5 1 光电编码器原理光电编码器原理 光电编码器光电编码器 是一种通过是一种通过光电转换光电转换将输出轴上的将输出轴上的机械几何机械几何 位移量位移量转换成转换成脉冲或数字量脉冲或数字量的的传感器传感器 光电编码器光电编码器主要是由主要是由光栅盘光栅盘和和光电检测装置光电检测装置组成组成 光栅盘是在一定直径的圆板上等分地开通若干个长方形孔光栅盘是在一定直径的圆板上等分地开通若干个长方形孔 当电机旋转时当电机旋转时 光栅盘与电动机同轴旋转光栅盘与电动机同轴旋转 当当LED光被遮挡光被遮挡 时时 传感器传感器A就输出逻辑就输出逻辑0 也就是输出低电平 当也就是输出低电平 当LED光透过光透过 光栅的孔被传感器接收时光栅的孔被传感器接收时 传感器传感器A就输出逻辑就输出逻辑1 也就是输出也就是输出 高电平高电平 这样这样 光电编码器的光电检测部分就能够输出连续的脉冲信光电编码器的光电检测部分就能够输出连续的脉冲信 号号 通过计算传感器通过计算传感器A每秒输出的脉冲个数就能够知道当前电机每秒输出的脉冲个数就能够知道当前电机 的转速的转速 在实际应用时在实际应用时 光电码盘除了提供传感器光电码盘除了提供传感器A的脉冲信号的脉冲信号 外外 还会提供和传感器还会提供和传感器A的信号相差的信号相差90 的传感器的传感器B的信号的信号 也就是说也就是说传感器传感器A和传感器和传感器B的输出信号相位上相差的输出信号相位上相差90 为为正交正交的信号的信号 通过这两路正交脉冲信号的状态变化通过这两路正交脉冲信号的状态变化 就能就能 确定出电机转子的旋转方向确定出电机转子的旋转方向 这两路正交的脉冲信号怎么和这两路正交的脉冲信号怎么和DSP关联起来呢关联起来呢 这就需这就需 要事件管理器的正交编码电路要事件管理器的正交编码电路 正交编码单元功能框图正交编码单元功能框图 EVA PWM Circuits PWM Circuits PWM Circuits Output Logic Output Logic Output Logic GPTimer 1 Compare GPTimer 1 GPTimer 2 Compare GPTimer 2 Compare Unit 1 Compare Unit 2 Compare Unit 3 Capture Units MUX QEP Circuit Output Logic Output Logic EV Control Registers Logic ResetPIE TCLKINA TDIRA 2 ADC Start Data Bus CLK DIR T1PWM T1CMP T2PWM T2CMP PWM1 PWM2 PWM3 PWM4 PWM5 PWM6 CAP1 QEP1 CAP2 QEP2 CAP3 QEPI1 9 5 2 正交编码脉冲单元结构及其接口正交编码脉冲单元结构及其接口 每个事件管理器模块都有一个每个事件管理器模块都有一个正交编码器脉冲正交编码器脉冲 QEP 电电 路路 EVA的的QEP电路的电路的输入引脚输入引脚 CAP1 QEP1和和CAP2 QEP2 EVB的的QEP电路的电路的输入引脚输入引脚 CAP4 QEP3和和CAP5 QEP4 光电码盘输出的两路正交编码信号正好从上述的两个光电码盘输出的两路正交编码信号正好从上述的两个 输入引脚输入到输入引脚输入到DSP的的QEP电路电路 然后通过然后通过QEP的译码器的译码器 对正交编码信号进行译码对正交编码信号进行译码 最后可以得到电机转子的转速最后可以得到电机转子的转速 旋转方向旋转方向 旋转位置等信息旋转位置等信息 两个两个QEP输入引脚由捕获单元输入引脚由捕获单元1和和2 或或3和和4 对于对于EVB模块模块 和和QEP电路共亨电路共亨 因此因此CAPCONx寄存器中相应的位必须被正寄存器中相应的位必须被正 确设置确设置 以使能以使能QEP电路电路 并禁止捕获单元并禁止捕获单元 这样就把相应这样就把相应 的输入引脚分配给正交编码器脉冲的输入引脚分配给正交编码器脉冲QEP电路电路 当当QEP电路被使能时电路被使能时 CAP1 CAP2和和CAP4 CAP5引脚上的引脚上的 捕获功能将被禁止捕获功能将被禁止 QEP电路可以电路可以为为通用定时器通用定时器2 EVB模块的为模块的为通用定时器通用定时器4 提提 供时间基准供时间基准 通用定时器必须设置成通用定时器必须设置成定向的增定向的增 减减 计计 数模式数模式 并以并以QEP电电 路作为时钟源路作为时钟源 设置设置T2CON 4 5 的值为的值为3 此时此时 原本可以从外部输入时钟和计数方向的引脚原本可以从外部输入时钟和计数方向的引脚TCLKIN 和和TDIRA被忽略被忽略 时钟信号和计数方向的信号均来自于时钟信号和计数方向的信号均来自于QEP 电路电路 9 5 3 QEP电路时钟电路时钟 图图9 38 给出了给出了EVA的的QEP电路的方框图电路的方框图 正交编码脉冲是两个频率可变正交编码脉冲是两个频率可变 有固定有固定1 4周期相位周期相位 差差 即即 的脉冲序列的脉冲序列 当电机轴上的光电编码器产生正交编码脉冲时当电机轴上的光电编码器产生正交编码脉冲时 可以可以 通过通过两路脉冲的先后次序两路脉冲的先后次序确定确定电机的转动方向电机的转动方向 根据根据脉冲脉冲 的个数和频率的个数和频率分别确定分别确定电机的角位置和角速度电机的角位置和角速度 9 5 4 QEP的解码的解码 1 QEP电路的时钟脉冲输出电路的时钟脉冲输出 C