PCB设计精品文章汇编.doc

技术资料 PCB设计精品文章汇编（v1.00）PCB设计精品文章汇编（v1.00）版本修订版本修订版本描述日期v1.00Ancoo Han1，原始收集2004/12/07目录第一部分 基础概念汇编41.1 PCB各层含义42.2 解析特征阻抗52.3 再析特征阻抗的物理意义8第二部分 设计规范汇编152.1 PowerPCB电路板设计规范152.2 Rockwell PCB Layout Guildlines17第三部分 工程设计经验汇编233.1 Protel软件在高频电路布线中的技巧233.2 电子工程专辑专家问答253.3 地线设计46第四部分 自我实践经验汇编474.1 PCB设计注意点474.2 PCB板材47第五部分 数据汇编48第一部分 基础理念精品1.1 SMT基础知识介绍SMT(Surface Mount Technology)是电子业界一门新兴的工业技术，它的兴起及迅猛发展是电子组装业的一次革命，被誉为电子业的”明日之星”，它使电子组装变得越来越快速和简单，随之而来的是各种电子产品更新换代越来越快，集成度越来越高，价格越来越便宜。为IT（Information Technology）产业的飞速发展作出了巨大贡献。SMT零件SMT所涉及的零件种类繁多，样式各异，有许多已经形成了业界通用的标准，这主要是一些芯片电容电阻等等；有许多仍在经历着不断的变化，尤其是IC类零件，其封装形式的变化层出不穷，令人目不暇接，传统的引脚封装正在经受着新一代封装形式（BGA、FLIP CHIP等等）的冲击，在本章里将分标准零件与IC类零件详细阐述。一、 标准零件标准零件是在SMT发展过程中逐步形成的，主要是针对用量比较大的零件，本节只讲述常见的标准零件。目前主要有以下几种：电阻(R)、排阻(RA或RN)、电感(L)、陶瓷电容(C)、排容(CP)、钽质电容(C)、二极管(D)、晶体管(Q)【括号内为PCB（印刷电路板）上之零件代码】，在PCB上可根据代码来判定其零件类型，一般说来，零件代码与实际安装的零件是相对应的。1、 零件规格:(1)、零件规格即零件的外形尺寸，SMT发展至今，业界为方便作业，已经形成了一个标准零件系列，各家零件供货商皆是按这一标准制造。标准零件之尺寸规格有英制与公制两种表示方法，如下表。公制表示法英制表示法长度（L）宽度（W）120632161.2inch/3.2mm0.6inch/1.6mm080521250.8inch/2.0mm0.5inch/1.25mm06031608:0.6inch/1.6mm0.3inch/0.8mm040210050.4inch/1.0mm0.2inch/0.5mm注：a、 L（Length）：长度； W（Width）：宽度； inch：英寸b、 1 inch = 25.4 mm（2）、在(1)中未提及零件的厚度，在这一点上因零件不同而有所差异，在生产时应以实际量测为准。（3）、以上所讲的主要是针对电子产品中用量最大的电阻（排阻）和电容（排容），其它如电感、二极管、晶体管等等因用量较小，且形状也多种多样，在此不作讨论。（4）、SMT发展至今，随着电子产品集成度的不断提高，标准零件逐步向微型化发展，如今最小的标准零件已经到了0201。2、钽质电容(Tantalum)钽质电容已经越来越多应用于各种电子产品上，属于比较贵重的零件，发展至今，也有了一个标准尺寸系列，用英文字母Y、A、X、B、C、D来代表。其对应关系如下表。型号YAXBCDL（mm）4.76.07.3W (mm)T （mm）注意：电容值相同但规格型号不同的钽质电容不可代用。如：10UF/16V”B”型与10UF/16V”C”型不可相互代用。二、 IC类零件IC为Integrated Circuit(集成电路块)之英文缩写，业界一般以IC的封装形式来划分其类型，传统IC有SOP、SOJ、QFP、PLCC等等，现在比较新型的IC有BGA、CSP、FLIP CHIP等等，这些零件类型因其PIN (零件脚)的多寡大小以及PIN与PIN之间的间距不一样，而呈现出各种各样的形状，在本节我们将讲述每种IC的外形及常用称谓等。1、基本IC类型(1)、SOP(Small outline Package):零件两面有脚，脚向外张开（一般称为鸥翼型引脚）.(2)、SOJ(Small outline J-lead Package):零件两面有脚，脚向零件底部弯曲（J型引脚）。(3)、QFP(Quad Flat Package):零件四边有脚，零件脚向外张开。(4)、PLCC(Plastic Leadless Chip Carrier):零件四边有脚，零件脚向零件底部弯曲。(5)、BGA(Ball Grid Array):零件表面无脚，其脚成球状矩阵排列于零件底部。(6)、CSP（CHIP SCAL PACKAGE）：零件尺寸包装。2、IC称谓在业界对IC的称呼一般采用“类型+PIN脚数”的格式，如：SOP14PIN、SOP16PIN、SOJ20PIN、QFP100PIN、PLCC44PIN等等。三、零件极性识别在SMT零件中，可分为有极性零件与无极性零件两大类。无极性零件：电阻、电容、排阻、排容、电感有极性零件：二极管、钽质电容、IC其中无极性零件在生产中不需进行极性的识别，在此不赘述；但有极性零件之极性对产品有致命的影响，故下面将对有极性零件进行详尽的描述。1、二极管(D)：在实际生产中二极管又有很多种类别和形态，常见的有Glass tube diode 、Green LED、Cylinder Diode等几种。(1)、Glass tube diode：红色玻璃管一端为正极(黑色一端为负极)(2)、Green LED：一般在零件表面用一黑点或在零件背面用一正三角形作记号，零件表面黑点一端为正极(有黑色一端为负极)；若在背面作标示，则正三角形所指方向为负极。(3)、Cylinder Diode： 有白色横线一端为负极.2、钽质电容:零件表面标有白色横线一端为正极。3、IC：IC类零件一般是在零件面的一个角标注一个向下凹的小圆点，或在一端标示一小缺口来表示其极性。4、上面说明了常见零件之极性标示:但在生产过程中，正确的极性指的是零件之极性与PCB上标识之极性一致，一般在PCB上装着IC的位置都有很明确的极性标示，IC零件之极性标示与PCB上相应标示吻合即可。四、零件值换算这里主要指电阻值与电容值换算，因为在SMT上所用的电阻电容都是尺寸非常小的零件，表示其电阻值或电容值的时候不可能用常用的描述办法表述。如今在业界的标准是电容不标示电容值，而以颜色来区分不同容值的电容，电阻则是把代码标示在零件本体上，即用少量的数字元或英文字母来表示电阻值，于是在代码与实际电阻值之间，人们制定了一定的换算规则，下面便详细讲述有关细则。1、电阻(1)、电阻单位为欧姆,符号为”.(2)、单位换算:1M= K= (3)、电阻又分为一般电阻与精密电阻两类，其主要区别为零件误差值及零件表面之表示码位元数不同。一般电阻:误差值为5%；其表示码为三码 例:103精密电阻: 误差值为1%；其表示码为四码 例:1002(4)、换算规则如下:一般电阻 精密电阻数值(AB)10n= 电阻值误差值(5%) 数值(ABC)10n=电阻值误差值(1%);例:103=10 =10k5%； 1003=100 =100k1%(5)、阻值换算的特殊状况：a、当n=8或9时,10的次方数分别为-2或-1，即 或 。c、 当代码中含字母“R”时，此“R”相当于小数点“”。例:4R3=4.35%； 69R9=69.91%(6)、精密电阻除符合以上之换算规则外，另有其它代码表示方法，而又因制造厂商的不同，其代码也不一样，对于这种电阻的换算，应根据厂商提供之代码对照表进行核对换算。2、电容换算在这里主要讲解电容常用单位之间的换算，因为电子行业中电容的单位一般都比较小，同一种电容有时因供货商不一样而表示的方法也不一样，生产时要能够快速在各种单位之间转换。(1)、电容基本单位1F= MF= F= NF= PF(2)、常用单位常用的单位有F、NF、PF，在实际生产中要对这三个单位相互间的转换非常熟练.1.2 基于信号完整性分析的高速数字PCB的设计方法来源：电子工程师专辑网站本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。在这种设计方法中，首先将对所有的高速数字信号建立起PCB板级的信号传输模型，然后通过对信号完整性的计算分析来寻找设计的解空间，最后在解空间的基础上来完成PCB板的设计和校验。 随着集成电路输出开关速度提高以及PCB板密度增加，信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。 如何在PCB板的设计过程中充分考虑到信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门课题。基于信号完整性计算机分析的高速数字PCB板设计方法能有效地实现PCB设计的信号完整性。 1. 信号完整性问题概述 信号完整性(SI)是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。从广义上讲，信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声(SSN)和电磁兼容性(EMI)。 延迟是指信号在PCB板的导线上以有限的速度传输，信号从发送端发出到达接收端，其间存在一个传输延迟。信号的延迟会对系统的时序产生影响，在高速数字系统中，传输延迟主要取决于导线的长度和导线周围介质的介电常数。 另外，当PCB板上导线(高速数字系统中称为传输线)的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。信号如果在传输线上来回反射，就会产生振铃和环绕振荡。 由于PCB板上的任何两个器件或导线之间都存在互容(mutual capacitance)和互感，当一个器件或一根导线上的信号发生变化时，其变化会通过互容和互感影响其它器件或导线，即串扰。串扰的强度取决于器件及导线的几何尺寸和相互距离。 当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等)，由于电源线和地线上存在阻抗，会产生同步切换噪声，在地线上还会出现地平面反弹噪声(简称地弹)。SSN和地弹的强度也取决于集成电路的IO特性、PCB板电源层和地平面层的阻抗以及高速器件在PCB板上的布局和布线方式。 另外，同其它的电子设备一样，PCB也有电磁兼容性问题，其产生也主要与PCB板的布局和布线方式有关。 2. 传统的PCB板设计方法 在传统的设计流程中，PCB的设计依次由电路设计、版图设计、PCB制作、测量调试等步骤组成。在电路设计阶段，由于缺乏有效的对信号在实际PCB板上的传输特性的分析方法和手段，电路的设计一般只能根据元器件厂家和专家建议及过去的设计经验来进行。所以对于一个新的设计项目而言，通常都很难根据具体情形作出信号拓扑结构和元器件的参数等因素的正确选择。 在PCB版图设计阶段，同样因为很难对PCB板的元器件布局和信号布线所产生的信号性能变化作出实时分析和评估，所以版图设计的好坏更加依赖于设计人员的经验。在PCB板制作阶段，由于各PCB板及元器件生产厂家的工艺不完全相同，所以PCB板和元器件的参数一般都有较大的公差范围，使得PCB板的性能更加难以控制。 在传统的PCB设计流程中，PCB板的性能只有在制作完成后才能够通过仪器测量来评判。在PCB板调试阶段中发现的问题，必须等到下一次PCB板设计中加以修改。但更为困难的是，有些问题往往很难将其量化成前面电路设计和版图设计中的参数，所以对于较为复杂的PCB板，一般都需要通过反复多次上述的过程才能最终满足设计要求。 可以看出，采用传统的PCB设计方法，产品开发周期较长，研制开发的成本也相应较高。 3. 基于信号完整性分析的PCB设计方法 基于信号完整性计算机分析的PCB设计流程如图2所示。与传统的PCB设计方法相比，基于信号完整性分析的设计方法具有以下特点： a. 在PCB板设计之前，首先建立高速数字信号传输的信号完整性模型。 b. 根据SI模型对信号完整性问题进行一系列的预分析，根据仿真计算的结果选择合适的元器件类型、参数和电路拓扑结构，作为电路设计的依据。 c. 在电路的设计过程中，将设计方案送交SI模型进行信号完整性分析，并综合元器件和PCB板参数的公差范围、PCB版图设计中可能的拓扑结构和参数变化等因素，计算分析设计方案的解空间。 d. 在电路设计完成后，各高速数字信号应该都具有一个连续的、可实现的解空间。即当PCB及元器件参数在一定的范围内变化、元器件在PCB板上的布局以及信号线在PCB板上的布线方式具有一定的灵活性的情况下，仍然能够保证对信号完整性的要求。 e. PCB版图设计开始之前，将获得的各信号解空间的边界值作为版图设计的约束条件，以此作为PCB版图布局、布线的设计依据。 f. 在PCB版图设计过程中，将部分完成或全部完成的设计送回SI模型进行设计后的信号完整性分析，以确认实际的版图设计是否符合预计的信号完整性要求。若仿真结果不能满足要求，则需修改版图设计甚至电路设计，这样可以降低因设计不当而导致产品失败的风险。 g. 在PCB设计完成后，就可以进行PCB板制作。PCB板制造参数的公差范围应在信号完整性分析的解空间的范围之内。 h. 当PCB板制造好后，再用仪器进行测量调试，以验证SI模型及SI分析的正确性，并以此作为修正模型的依据。 i. 在SI模型以及分析方法正确的基础上，通常PCB板不需要或只需要很少的重复修改设计及制作就能够最终定稿，从而可以缩短产品开发周期，降低开发成本。 4. 信号完整性分析模型 在基于信号完整性计算机分析的PCB设计方法中，最为核心的部分就是PCB板级信号完整性模型的建立，这是与传统的设计方法的区别之处。 SI模型的正确性将决定设计的正确性，而SI模型的可建立性则决定了这种设计方法的可行性。 4.1. PCB设计的SI模型 在电子设计中已经有多种可以用于PCB板级信号完整性分析的模型。其中最为常用的有三种,分别是SPICE、IBIS和Verilog-A。 a. SPICE模型 SPICE是一种功能强大的通用模拟电路仿真器。现在SPICE模型已经广泛应用于电子设计中，并且衍生出两个主要的版本：HSPICE和PSPICE，HSPICE主要应用于集成电路设计，而PSPICE主要应用于PCB板和系统级的设计。 SPICE模型由两部分组成：模型方程式(Model Equations)和模型参数(Model Parameters)。由于提供了模型方程式，因而可以把SPICE模型与仿真器的算法非常紧密地联接起来，可以获得更好的分析效率和分析结果。 采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供详细准确描述集成电路I/O 单元子电路的SPICE模型和半导体特性的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。 SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会影响分析的精度。除此之外，PCB板级的SPICE模型仿真计算量较大，分析比较费时。 b. IBIS模型 IBIS模型最初是由Intel公司开发专门为用于PCB板级和系统级的数字信号完整性分析的模型。现在由IBIS开放论坛管理，并且成为了正式的工业标准(EIA/ANSI 656-A)。 IBIS模型采用I/V和V/T表的形式来描述数字集成电路I/O单元和引脚的特性。由于IBIS模型无需描述I/O 单元的内部设计和晶体管制造参数，因而得到了半导体厂商的欢迎和支持。现在各主要的数字集成电路制造商都能够在提供芯片的同时提供相应的IBIS模型。 IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100。 c. Verilog-AMS模型和VHDL-AMS模型 Verilog-AMS和VHDL-AMS出现还不到4年，是一种新的标准。作为硬件行为级的建模语言，Verilog-AMS和VHDL-AMS分别是Verilog和VHDL的超集，而Verilog-A则是Verilog-AMS的一个子集。 与SPICE和IBIS模型不同的是，在AMS语言中是由用户来编写描述元器件行为的方程式。与IBIS模型相类似，AMS建模语言是独立的模型格式，可以应用在多种不同类型的仿真工具中。AMS方程式还能够在多种不同的层次上来编写：晶体管级、I/O 单元级、I/O 单元组等。 由于Verilog-AMS和VHDL-AMS是一种新的标准，迄今为止只有少数的半导体厂商能够提供AMS模型，目前能够支持AMS的仿真器也比SPICE和IBIS的要少。但AMS模型在PCB板级信号完整性分析中的可行性和计算精度毫不逊色于SPICE和IBIS模型。 上述几种模型的性能对比如表中所示： 4.2 模型的选用 由于目前还没有一种统一的模型来完成所有的PCB板级信号完整性分析，因此在高速数字PCB板设计中，需要混合上述几种模型来最大程度地建立关键信号和敏感信号的传输模型。 a. 对于分立的无源器件，可以寻求厂家提供的SPICE模型，或者通过实验测量直接建立并使用简化的SPICE模型。 b. 对于关键的数字集成电路，则必须寻求厂家提供的IBIS模型。目前大多数集成电路设计和制造商都能够通过Web网站或其它方式在提供芯片的同时提供所需的IBIS模型。 c. 对于非关键的集成电路，若无法得到厂家的IBIS模型，还可以依据芯片引脚的功能选用相似的或缺省的IBIS模型。当然，也可以通过实验测量来建立简化的IBIS模型。 d. 对于PCB板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。 5. 设计方法与现有EDA软件的结合 目前在PCB设计业还没有一个集成的EDA软件来完成上述的设计方法，因此必须通过一些通用的软件工具的结合来实现。 a. 运用通用的SPICE软件(如PSPICE，HSPICE等)，对分立、无源器件和PCB上的传输线建立SPICE模型，并调试验证。 b. 将已经获得的各元器件及传输线的SPICE/IBIS模型加入到通用的信号完整性分析软件中，如SPECCTRAQuest、HyperLynx、Tau、IS_Analyzer等，建立信号在PCB板上的SI分析模型，并进行信号完整性的分析计算。 c. 运用SI分析软件自带的数据库功能，或使用其它通用的数据库软件，对仿真运算的结果进行进一步整理和分析，搜寻理想的解空间。 d. 将解空间的边界值作为PCB电路设计的依据和版图设计的约束条件，采用通用PCB设计的EDA软件，如OrCAD、Protel、PADS、PowerPCB、Allegro和Mentor等来完成PCB电路设计和版图设计。 e. 当PCB版图设计完成后，可以通过上述版图设计软件将实际设计线路的参数(如拓扑结构、长度、间距等)自动或手动地提取出来，送回到前面的信号完整性分析软件进行布线后的SI分析，以验证实际设计是否符合解空间的要求。 f. 当PCB板制造出来后，还可通过实验仪器的测量来验证各模型及仿真计算的正确性。 本文小结： 该设计方法对于高速数字PCB板的设计开发具有很强的实用意义，不仅能够有效地提高产品设计的性能，而且可以大幅缩短产品开发周期，降低开发成本。可以预见，随着信号完整性分析的模型以及计算分析算法的不断完善和提高，基于信号完整性计算机分析的PCB设计方法将会越来越多地应用于电子产品设计之中。 参考文献： 1. High-Speed Digital System Design Stephen H. Hall, Garrett W. Hall, James A. McCall; Wiley-Interscience Publication; 2000. 2. High-Speed Digital Design，A Handbook of Black Magic Howard Johnson, Martin Graham; Prentice Hall PTR; 1993. 3. Modeling and Simulation for Signal Integrity Dr. Lynne Green；Cadence Design Systems Inc. 2000. 作者：龚海峰工程硕士研究生陈进教授，博士上海交通大学计算机科学与工程系1.3 IBIS基础知识电路设计www.PCBT 2003-6-6 中国PCB技术网-By Yinko-IBIS模型的由来随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行为。为了在PCB进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件I/O特性的模型。这样，Intel最初提出了IBIS的概念，IBIS就是I/O Buffer Information Specification的缩写。为了制定统一的IBIS格式，EDA公司、IC供应商和最终用户成立了一个IBIS格式制定委员会，IBIS公开论坛也随之诞生。在1993年，格式制定委员会推出了IBIS的第一个标准Version 1.0，以后不断对其进行修订，现在的版本是1999年公布的Version 3.2， 这一标准已经得到了EIA的认可，被定义为ANSI/EIA-656-A标准。每一个新的版本都会加入一些新的内容，但这些新内容都只是一个IBIS模型文件中的可选项目而不是必须项目，这就保证了IBIS模型的向后兼容性能。现在，已经有几十个EDA公司成为IBIS公开论坛的成员，支持IBIS的EDA公司提供不同器件的IBIS模型以及软件仿真工具。有越来越多的半导体厂商开始提供自己产品的IBIS模型。IBIS与SPICE的比较SPICE作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明。SPICE模型是对电路中实际的物理结构进行描述。由于其精确性和多功能性，已经成为电子电路模拟的标准语言。SPICE模型目前有两个主要的版本：HSPICE和PSPICE，HSPICE主要应用于集成电路设计，而PSPICE主要应用于PCB板和系统级的设计。采用SPICE模型在PCB板级进行SI分析时，需要集成电路设计者和制造商提供能详细准确的描述集成电路I/O 单元子电路的SPICE模型和半导体特性的制造参数。由于这些资料通常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片产品的同时提供相应的SPICE模型。 SPICE模型的分析精度主要取决于模型参数的来源(即数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结合时也可能会影响分析的精度。有的半导体生产者在向外界提供SPICE模型时，常常会对一些涉及到知识产权的部分进行清理 ，这样也会导致仿真结果的不准确。IBIS模型不对电路的具体结构进行描述，而只是采用I/V和V/t表的形式来描述数字集成电路I/O单元和引脚的特性。半导体厂商很容易在不透露自己的知识产权的同时为客户提供这种模型。IBIS模型的分析精度主要取决于I/V和V/T表的数据点数和数据的精确度。由于基于IBIS模型的PCB板级仿真采用查表计算，因而计算量较小，通常只有相应的SPICE模型的1/10到1/100。 用它进行仿真的速度要比用SPICE模型快很多。随着电路板的设计越来越复杂，使用SPICE模型仿真会花去很长的时间，而使用IBIS模型使得对整个电路板上的系统进行仿真成为可能。虽然IBIS模型没有SPECE模型那么精确，但对于系统级分析而言已经是完全足够了。使用IBIS模型的另外一个优点就是，很多的IBIS模型都是由实际的器件得到，这样，一旦有了完全的IBIS数据，那么仿真得到的数据就与实际的器件有了直接的关系。总之，由于IBIS模型的方便，快捷，以及具有必要的精确度， 越来越多的半导体厂商都愿意向客户免费提供自己产品的IBIS模型。由于目前还没有一种统一的模型来完成所有的PCB板级信号完整性分析，因此在高速数字PCB板设计中，需要混合各种模型来最大程度地建立关键信号和敏感信号的传输模型。对于分立的无源器件，可以寻求厂家提供的SPICE模型，或者通过实验测量直接建立并使用简化的SPICE模型。对于关键的数字集成电路，则必须寻求厂家提供的IBIS模型。目前大多数集成电路设计和制造商都能够通过Web网站或其它方式在提供芯片的同时提供所需的IBIS模型。对于非关键的集成电路，若无法得到厂家的IBIS模型，还可以依据芯片引脚的功能选用相似的或缺省的IBIS模型。当然，也可以通过实验测量来建立简化的IBIS模型。对于PCB板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传输线SPICE模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线SPICE模型。IBIS模型的构成一个IBIS文件包括了从行为上模拟一个器件的输入、输出和I/O缓冲器所需要的数据，它以ASCII的格式保存。IBIS文件中的数据被用来构成一个模型，这个模型可以用来对印刷电路板进行信号完整性仿真和时序分析。进行这些仿真所需的最基本的信息是一个缓冲器的I/V参数和开关参数(输出电压与时间的关系)。要注意的是，IBIS本身只是一种文件格式，它说明在一个标准的IBIS文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的数据如何使用，这些参数要由使用IBIS模型的工具来读取。IBIS模型是以元件为中心的，也就是说，一个IBIS文件允许你模拟整个的一个元件，而不仅仅是一个特定的输入、输出或I/O缓冲器。因而，除了器件缓冲器的电学特性参数以外，IBIS文件还包括了器件的管脚信息以及器件封装的电学参数。从Version 1.1开始，就定义了一个IBIS模型文件的最基本的组成元素为I/V数据表、开关信息和封装信息(图1-7-1)。图1-7-1 IBIS模型的基本组成元素图中，模块1 PullDown和模块2 PullUp表现了标准输出缓冲器的上拉和下拉晶体管，用直流I/V数据表来描述它们的行为。模块3中的Power_Clamp和Gnd_Clamp是静电放电或钳位二极管，也是用直流I/V数据表来描述的。模块4在IBIS文件中是Ramp参数，表示输出从一个逻辑状态转换到另一个逻辑状态，用dV/dt来描述某一特定阻性负载下输出波形的上升沿和下降沿。模块5描述的是体电容和封装寄生参数，其中C_comp是硅晶元电容，它是不包括封装参数的总的输出电容;L_pkg、R_pkg和C_pkg分别是由封装带来的寄生电感、寄生电阻和寄生电容。如果描述的仅仅是输入管脚的IBIS模型，则只由模块3和模块5两部分组成即可。IBIS规范要求的I/V曲线的范围是-Vcc到(2*Vcc)，制定这一电压范围的原因是，由全反射所引起的过冲理论上的最大值是两倍的信号摆幅。Gnd_Clamp的I/V曲线范围定义为-Vcc到Vcc，而Power_Clamp的I/V曲线范围是0到(2*Vcc)。要注意的是，Pullup和Power_Clamp在IBIS文件中的电压Vtable为Vcc-Voutput。Pulldown| Voltage I(typ) I(min) I(max)|-5.0V -40.0m -34.0m -45.0m-4.0V -39.0m -33.0m -43.0m| 0.0V 0.0m 0.0m 0.0m| 5.0V 40.0m 34.0m 45.0m10.0V 45.0m 40.0m 49.0m|Pullup | Note: Vtable = Vcc - Voutput| Voltage I(typ) I(min) I(max)|-5.0V 32.0m 30.0m 35.0m-4.0V 31.0m 29.0m 33.0m| 0.0V 0.0m 0.0m 0.0m| 5.0V -32.0m -30.0m -35.0m10.0V -38.0m -35.0m -40.0m|GND Clamp| Voltage I(typ) I(min) I(max)|-5.0V -3900.0m -3800.0m -4000.0m-0.7V -80.0m -75.0m -85.0m-0.6V -22.0m -20.0m -25.0m-0.5V -2.4m -2.0m -2.9m-0.4V 0.0m 0.0m 0.0m5.0V 0.0m 0.0m 0.0m|POWER Clamp | Note: Vtable = Vcc - Voutput| Voltage I(typ) I(min) I(max)|-5.0V 4450.0m NA NA-0.7V 95.0m NA NA-0.6V 23.0m NA NA-0.5V 2.4m NA NA-0.4V 0.0m NA NA0.0V 0.0m NA NARamp参数表示了缓冲器的上升和下降时间， Ramp中的dV是缓冲器输出电压由20%变化到80%间的差值。这一参数只计入了晶元电容C_comp的影响，而不考虑封装寄生参数的影响。有时也用dV/dt曲线来描述同样的开关特性，相比之下dV/dt曲线要更加精确一些。R_load表示这些数据是在什么样的负载状况下得到的，如果使用的是标准的50 ohm负载，那么这一项是可选择的。Ramp| variable typ min maxdV/dt_r 2.20/1.06n 1.92/1.28n 2.49/650pdV/dt_f 2.46/1.21n 2.21/1.54n 2.70/770pR_load = 300ohms上面所提到的这些数据都有三个值可供选择:典型值、最小值和最大值.这些是由工作环境的温度、电源电压以及工艺制程的变化来决定的。使用各种数据的最小值和最大值，就可以表现出模型的最差和最好情况。例如，要得到一个快速的模型，可以使用最高值的电流、最快的ramp数据以及最小的封装寄生参数;而要得到慢速的模型则正好相反。在有的模型中，并不提供最小值和最大值， 只是用N/A来表示，如上面举的Power Clamp的例子。而典型值在模型中是必须要提供的。封装寄生参数在IBIS模型文件中用R_pkg、L_pkg和C_pkg来表示，如果在文件中对管脚的说明部分对每个管脚又赋予了具体的封装参数值，那么全局定义的封装参数就不起作用。在前面给出的IBIS文件的例子中可以看到，每一部分的开头都由方括号开始，在方括号中的是定义语句的关键字，它对跟在后面的数据作出了说明，这样仿真器就可以使用这些数据。在一个IBIS文件中，有的关键字是必须的，而有的则是可选择的。一个有效的IBIS文件必须包括以下三部分的数据和关键字:1. 被模拟的器件及IBIS文件本身的信息，包含这些信息的关键字为IBIS Ver、File Name、File Rev、Component、Manufacturer。2. 与封装的电气特性相关的信息以及管脚分布情况，用关键字Package和Pin说明。3. 模拟器件的输入、输出及I/O缓冲器所需的数据，用关键字Model、Pullup、Pulldown、GND Camp、Power Clamp和Ramp说明。使用IBIS模型IBIS模型可以通过仿真器件的SPICE模型来获得，也可以用直接测量的方法来获得。最为最终用户，最常见的方法是到半导体制造厂商的网站上去下载各种器件的IBIS模型，在使用前要对得到的IBIS模型进行语法检查。IBIS模型主要用于板级系统或多板信号的信号完整性分析。可以用IBIS模型分析的信号完整性问题包括:串扰、反射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析等等。IBIS模型尤其能够对高速信号的振铃和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为，以及一些用物理测试无法解决的问题。在使用时，用户用PCB的数据库来生成电路板上的连线的传输线模型，然后将IBIS模型赋给电路板上相应的驱动端或接收端，就可以进行仿真了。图1-7-2和图1-7-3给出了一个用IBIS模型进行信号完整性分析的例子。可以看到，在使用IBIS模型进行仿真后，发现信号质量不佳，于是采取了添加终端匹配的方法，使信号质量有了较大的改善。为了满足多板信号仿真的要求，IBIS最新的版本Version3.2中添加了EBD(Electrical Board Description)的新特点。EBD模型的基本语法与IBIS模型相同，它是将整块电路板做为一个器件来对待，这样，在多板仿真时就可以直接调用EBD模型，而不用关心EBD模型所描述的电路板内部的具体情况。使用一些电路板仿真软件可以自动生成EBD模型，例如HyperLynx6.1就有这一功能。图1-7-2 未添加终端匹配的例子图1-7-3 添加了串联匹配的例子虽然IBIS模型有很多的优点，但是也存在一些不足。目前，仍有许多厂商缺乏对IBIS模型的支持。而缺乏IBIS模型，IBIS仿真工具就无法工作。虽然IBIS文件可以手动创建或通过Spice模型来转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力。另外，IBIS还缺乏对地弹噪声的建模能力。IBIS相关工具及链接IBIS问世以来，出现了很多相关的工具，下面介绍几种常用的免费工具:Ibischk: 能够对IBIS文件进行语法检查S2ibis: NCSU发明的SPICE到IBIS的转换工具，支持HSPICE、PSPICE 和SPICE3S2iplt: NCSU发明，能够将IBIS文件中的V/I数据以图的形式表现。Visual IBIS editor: HyperLynx中提供的工具，能够对IBIS模型进行语法检查，编辑以及对V/I数据绘图。 IBIS Cookbook: 详细描述了产生一个IBIS模型所需的步骤。如果需要到网上查找一些IBIS的相关内容，下面的几个链接可能会提供一些帮助:/ibis/ibis.htm/products/datasheets_HTML/ibis.asp/eos/project/erl_html/products/pcmotherboard.htm/icx/modeling/ibis_modeling.html1.4 IBIS能满足EDA工业不断增长的需求吗？来源：电子工程师专辑网站上网时间 : 2000年11月26日副总裁 Jon N. Powell在进行数字系统的信号完整性分析时，到底应该使用IBIS还是SPICE作为输入建模语言，业界已有许多文章对此进行过讨论。本文简要回顾了这两种方法的发展史、介绍了近几年IBIS的一些新发展、并展望了IBIS和SPICE的发展前景。 IBIS的概念最初由一家主要IC公司的工程师在大约6年前提出，IBIS的设计指导思想是利用已被证明有效的简单行为数据在现有模拟器上进行信号完整性模拟。IBIS格式就是根据这些要使用的数据而设计的，但最初并没有把格式固定下来，为此，EDA公司、IC供应商和最终用户迅速成立了一个IBIS格式制订委员会，IBIS公开论坛也随之诞生。从那时起，已修订了两个EIA/ANSI标准修订版，IC供应商也已提供了数百个IBIS模型。事实上，所有的信号完整性模拟引擎都支持IBIS标准，包括大多数基于SPICE的模拟引擎在内。 SPICE作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明。因其精确性和多功能性，SPICE已经成为电子电路模拟的事实标准。众多的EDA公司对其进行了商业化开发，并在伯克利标准版本的基础上进行了扩展和改进。由于SPICE电路可以模拟电路中实际结构的物理行为，它给电路设计者带来了极大的方便。 两者的优点和缺点在后面的副栏中会作出详细说明，但两者的主要特点可概括如下：SPICE通用性强，而IBIS易用、标准化而且具有结构隐含特性。 近期发展 去年在信号完整性模拟领域取得了不少突出的技术进步和发明，下面我们将就其中一些对设计工程师影响较大的新技术进行介绍。 IBIS 3.2标准已经公布并得到EIA的认可，现在已是官方正式标准。它在很多方面进行了改进，包括多驱动器语法和对总线保持及动态箝位电路新结构的定义。这些内容增加后，IBIS已能够模拟大多数高速数字驱动器和接收器。注意3.2版本是唯一获官方正式认可的标准，如果你手头有3.0或3.1版本模型，它们可能与最终的3.2版本不兼容，从而也可能不被EDA工具所支持。 IBIS的弱点是难于描述大型电路组合或连接器，IBIS委员目前正在积极寻求这一问题的解决方案，但至今仍未能够在一个通用解决方案上达成一致意见，连接器问题尤为复杂，因为引脚之间互感的定义随着信号和接地模式的变化而变化。大多数EDA供应商都有解决这些问题的独创性解决方案，换句话说，这一问题已经解决，只是IBIS标准本身还没有这些内容而已。 新的驱动器技术 一系列不同的IC I/O驱动器技术正逐步获得业界的高度重视，下面介绍一些大家可能感兴趣的或业界有争议的模拟问题。 这种“一次只能一个引脚”的技术并不适合当前主流的LVDS技术，为了使LVDS的输出正常地工作(至少是那些我们能看到的输出)，你必须通过恰当的差分终端匹配电阻(大约100欧姆)把它们连接起来，这使得IBIS模型的实际生成变得非常困难，因为你无法生成IBIS语言所需的电压-时间（VT）曲线。值得庆幸的是，LVDS是一种高性能和高线性增强型技术，因此你可以利用简单的线性结构和符合QA规范的VT曲线来建立一个很好的LVDS模型。（注意：我们的确利用VT曲线来建立LVDS模型并得到了他们之间良好的相关性，但是我们还不能提出一种适合所有正在测试的LVDS技术的简单测量概念。） 另一个引人注目的信号完整性技术是输出阻抗控制，事实上，这项技术可使板级设计者能够根据传输线和电路负载的需要选择输出驱动器的驱动能力。曾有一段时间通过软件控制在PLD中实现了这一性能，现在有的标准元器件也已具备这一性能。一种尤为精彩的实现输出阻抗控制的简单方法是在某一特别输出引脚上附加一个到地的可编程电阻，这一可编程引脚可调节该输出引脚与这一组中其他输出引脚的输出驱动能力（如图1所示）。这种方法允许元件半动态地进行自身调节以补偿加工偏差和温度变化。在IBIS或SPICE模型所能处理范围内，这项技术允许更精密地控制某一规范的最小最大值，并可提供更好的模拟精度。 发展前景 包括IBIS公开论坛在内的许多人都非常关心IBIS的前景，他们担心IBIS难以适应不断进步的技术。 IBIS的行为格式依赖于能够给出确定条件下器件行为的简要描述，并利用这些信息推断出器件过去在各种条件下的行为。总的来说，只有模拟引擎的编写者才有可能知道他们正在模拟的器件实际上是如何工作的。例如，当IBIS最初公布时，当时主要的高速技术是简单的CMOS或TTL。工程师们了解这些CMOS和TTL驱动器是如何工作的，晶体管的模拟可以用模拟代码写出来，只要知道一些简单的参数描述(如电流-电压曲线)，就足以对该器件进行模拟。 新的技术正以非常快的速度不断出现，这些技术常常与我们期望的已建到IBIS库中的行为描述相差甚远，以致于无法适当地描述他们。例如，如果某位设计师决定开始使用一种三态逻辑器件（它具有三个不同的合法逻辑电平0，1和2），IBIS技术就无法适当地对它进行描述。这就是为什么许多EDA公司在支持IBIS之外还使用一种不同的专用格式的原因之一，他们在改进和增强其独创的专用格式方面是完全自由的。事实上，如果没有这些专用格式的进步，要改进IBIS非常困难，因为许多新的IBIS格式就来自于这些已被EDA成员公司验证过的改进。 但是问题依然存在，而且要保持IBIS继续合乎时代发展潮流也正变得越来越困难。 那么下一步应该做什么？遏制IC设计人员的创新思维？还是回到SPICE？这一问题的答案肯定不会只有一个那么简单，因为一个成功的答案需要满足三个不同群体的需求：