课程设计(综合实验)任务书格式.doc

电子专业EDA课程设计 任 务 书一、 目的与要求1 正文为宋体，五号字 行间距为2111 -二、 主要内容1 正文为宋体，五号字 行间距为2111 -三、 进度计划序号设计(实验)内容完成时间备注1 2 34四、 设计（实验）成果要求1 正文为宋体，五号字 行间距为2111 -五、 考核方式1 正文为宋体，五号字 行间距为2111 -注：根据课程设计、综合实验的内容将标题任选其一。学生姓名：指导教师： 年 月 日题目一 电子琴乐器演奏电路设计(学号1-14)一、 实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。二、 实验目的学习并掌握应用电子琴乐器演奏电路设计原理、分析和测试方法。三、 实验原理乐曲演奏电路实现原理概括起来有二个要素：一是产生音符发音的频率，二是频率值的时间控制。具体原理分析如下：1、音符的频率是通过一个数控分频器来获得，其数控分频器的时钟输入端输入一个较高的频率12MHz，通过ORGAN模块的ORGAN_OUT输出，由于数控分频得到的信号脉宽较窄，为了有利于驱动扬声器，需另加一个D触发器以均衡其占空比，这时的频率输出为原来的二分之一。音乐频率的输出将决定每一音符的音调，其预置值与输入的音乐代码有一一对应关系。如：MUSIC_CODE为2时对应的音乐频率输出值为912。2、音符的持续时间须跟乐曲的速度和每个音符的节拍数来确定。MUSIC_FREQ模块功能首先是为SPEAKER模块提供决定所发音符的分频预置数，而此数在SPEAKER模块输入口停留的时间即为音符的节拍值。在MUSIC_FREQ模块中提供四组乐曲简谱码，并且含有对应的分频预置数查表电路。四、 实验内容用VHDL构成一个音符频率产生模块；用VHDL设计一个发声模块；最后写出顶层文件。五、 实验要求1、使用VHDL语言实现上述模块2、编译、下载、验证。题目二、 动态显示8位二进制乘法器的实现（15-28）一、 实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。二、 实验目的学习并掌握应用8位二进制乘法器的原理、设计、分析和测试方法三、 实验原理纯组合逻辑电路构成的乘法器虽然工作速度比较快，但过于占用硬件资源，难于实现宽位乘法器，这里介绍由8位二进制加法器来组成的时序方式组成的8位二进制乘法器，具有一定的实用价值，其乘法原理是乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，如为1则乘数左移后与上次的和相加，如为0则左移后以全0相加，直至被乘数的最高位。四、 实验内容利用4位数码管、5个按键及CPLD，设计一个8位二进制乘法器五、 实验要求1、用VHDL语言分别设计一个操作控制模块、8位移位控制模块、与操作控制模块、8位带进位位加法模块、16位锁存器。2、利用VHDL语言写出由上述文件所构成的顶层文件。题目三电梯控制的实现（28-42）一、 实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。把“8位数字开关组(A)”的拨码开关8个位SW1SW8拨至“OFF”位置。二、 实验目的用VHDL语言设计模拟二个楼层电梯的控制器，掌握和了解电梯控制的工作原理。三、 实验原理电梯的控制是Mealy有限状态机的典型应用，它与Moore有限状态机的应用是有区别的，我们先通过以下二个VHDL语言模块来说明这二个状态机工作原理的区别。Mealy有限状态机模块VHDL语言结构描述如下：1. ENTITY fsm IS2. PORT(3. Clk :IN BIT;4. . );5. END fsm;6. ARCHITECTURE mealy OF fsm IS7. TYPE states IS (state1,state2.staten);8. SIGNAL state : states;9. BEGIN10. PROCESS11. -STATE DETERMINING PROCESS-12. BEGIN 13. WAIT UNTIL clkEVENT AND clk=1;14. CASE state IS15. WHEN state1 =16. .17. WHEN state2 = 18. .19. .20. WHEN staten =21. END CASE;22. END PROCESS;23. PROCESS(.)24. -OUTPUT DETERMINING PROCESS-25. BEGIN26. IF state = OutputState1 THEN27. .28. ELSIF state = OutputState2 THEN29. .30. ELSEIF state = OutputState3 THEN31. . 32. END IF;33. END PROCESS;34. END mealy;上述VHDL语言结构描述中第8行是当前有限状态寄存器预先声明的一个内部状态信号States，第7行是存储States状态信号的枚举类型，并声明为二进制格式，建议其信号名称定义为方便记忆的助记符名称。当第13行时钟上升沿到来时，引起状态机发生改变，在程序第10行至第22行是对应决定下一个状态的过程。根据当前的状态及当前的输入信号来决定下一个状态机（FSM）的状态改变，程序中每个CASE语句是根据当前状态信号及当前输入信号的条件来确定下一个状态机的状态。在VHDL语言中Mealy有限状态机和Moore有限状态机结构区别如下：Mealy Machine Output-1. PROCESS(State,Input1,input2.Inputn)2. BEGIN3. IF state = OutState1 THEN4. IF inputx =0 THEN outputx = x;5. ELSE outputx = y;6. END IF;7. ELSIF state = OutState2 THEN8. .9. ELSIF state = OutStaten THEN10. .11. END IF;12. END PROCESS;Moore Machine Output-13. PROCESS(state)14. BEGIN15. IF state = OutState1 THEN16. outputx = y;17. outputy = z;18. ELSIF state = OutState2 THEN19. .20. ELSIF state = OutStaten THEN21. . 22. END IF;23. END PROCESS;上述程序分别为Mealy有限状态机输出处理模块和Moore有限状态机输出处理模块。Mealy有限状态机的输出受控于当前的状态和信号输入的变化（如第1行VHDL语言所示），一旦这敏感信号被测，输出的信号就依赖于它们得到确定（如第3行到第6行VHDL语言所示）。Moore有限状态机输出仅依赖于其当前状态（如第13行VHDL语言所示），一旦State信号被检测，每个状态的输出就被确定（如第16行、17行VHDL语言所示），因而Moore有限状态机的输出仅与State状态有关，而与状态机的输入无关。从Mealy有限状态机输出和Moore有限状态机输出的区别分析来看，我们要实现的电梯控制设计应该使用Mealy有限状态机。下面来讨论电梯控制器的工作原理：当电梯空闲时，其状态等待着其他楼层的请求，一旦有请求输入信号，电梯移动到该请求信号的楼层，这时引起电梯门被关闭。引起电梯门关闭的条件有如下二个：必须在地面楼层状态StateGround首层有请求输入信号ReqFirst。电梯开始移动到请求层，在移动过程中State从Ground转变为GoingFirst。当到达请求层后，电梯门被打开并且请求灯熄灭，此状态转换为First状态。这时如有其他楼层请求信号输入将引起电梯门的关闭（如地面层有楼层请求信号ReqGround）。当电梯门正在做关闭动作时，同时又要做重新打开电梯门的动作，其条件必须有当前楼层请求信号ReqFirst输入（其他请求信号均被忽略）。电梯门关闭以后，电梯可再次响应其他楼层请求，即这时电梯State状态为First状态，并且又从地面层来一个请求信号ReqGround，将会引起电梯State状态从First状态改变为GoingGround状态，电梯开始往下运行。在未到达目的地之前，其他请求信号均被忽略。四、 实验内容用Mealy有限状态机设计二个楼层电梯控制程序。五、 实验要求用VHDL语言写出Mealy有限状态机控制模块。题目四、液晶驱动电路设计（43-56）一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。请参考前面第二章中关于“电源模块”的说明。二、实验目的熟悉LCD图形/点阵液晶屏幕的使用。三、实验原理 液晶显示屏接口的汉字字库读取后显示到液晶屏上。四、实验内容在ROM中预先存放液晶模块所需要的汉字字库数据，存放的起始地址为0000H，通过CPLD器件读取ROM中字库的数据，再把它写入到液晶屏并显示。实验结果将在液晶屏上显示“感谢使用革新公司产品”字样。五、实验要求使用CPLD将ROM中数据在液晶中显示出来。题目五 以CPLD/FPGA为主体，设计并制作一台出租车计费系统（选做）1计费及显示 (1) 里程，即汽车行驶里程，用四位数字显示，显示方式为“XXX.X”，单位为km，精确到0.1 km。 (2) 单价，即里程单价，用三位数字显示，显示方式为“X.XX”，单价为元/km，根据每天不同的时间段有两种情况：当时间段为06:0023:00时单价为1.40元/km，其他时间段内单价为1.80元/km。(3) 等候时间，用四位数字显示分钟和秒，显示方式为“XX:XX”，等候的定义是：当汽车行驶速度小于或等于12 km/h时为“等候”。 (4) 等候单价，等候单价有两种情况：在等候时间小于1小时的情况下，等候单价为1元每5分钟；在等候时间大于1小时的情况下，等候单价为20元每小时(5) 费用的计算，出租车的起价为5.00元，当里程小于2 km时，按起价计算费用；当里程大于2 km时按下式计算费用： 费用=里程里程单价+等候时间等候单价(6) 费用的显示，用五位数字显示，显示方式为“XXX.XX”，单价为元。2时钟及显示 当出租车在常运状态下，应能显示当前的时间。在汽车熄火的情况下，时钟必须正常运行，但是可以不显示时钟。 3计费开始提示 当出租车载上乘客并起步后，将空车指示牌扳倒时，空车指示牌里的指示灯熄灭，并有语音或灯光提示信号。题