模块三任务三.doc

池州市职业教育中心 数字电路模块二逻辑门电路任务一“认识基本门电路”任务三译码器和显示器模块二 组合逻辑门电路教学目标1、 了解译码器和显示器的概念，熟悉集成组合逻辑电路译码器和显示器的工作原理，掌握其应用。2、 了解一般数字集成电路芯片的外形，熟悉电路芯片的引脚功能。3、 掌握十进制数译码显示电路的安装与测试方法。工作任务在日常生活中 ，人们经常使用十进制，且往往要进行显示，如时间、比赛结果以及列车时刻表等，如图3-19所示NBA比赛现场24秒倒计时。这就是本次任务要解决的问题，利用集成的组合逻辑电路和门电路实现十进制数的译显示，显示十进制数示意框图如3-20所示。图319 NBA比赛现场24秒倒计时图320 显示十进制数示意图本次任务的目标是：熟悉常用集成组合逻辑电路译码器和数码显示器的功能，掌握利用集成组合逻辑电路器件构成组合逻辑电路的分析和设计方法，完成十进制数译码显示电路的设计、仿真、安装与测试。相关知识译码器的功能与编码器相反，它将具有特定含义的二进制代码按其愿意“翻译”出来，并转换成相应的输出信号。这个输出信号可以是脉冲，也可以是电位。译码器也叫解码器。译码器的种类很多，常见的有二进制译码器、二十进制译码器和数字显示译码器。一 、二进制译码器1、定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。2、特点二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。3、典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图321(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。 图321 3-8线译码器T41383-8线译码器T4138的管脚排列图和逻辑符图中,A2、A1、A0 - 输入端；Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7- 输出端；S1,S2,S3 - 使能端，作用是禁止或选通译码器。T4138译码器真值表如表39所示。输 入S1 S2+S3 A2 A1 A0输 出Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y71 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 10 d d d dd 1 d d d0 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 01 1 1 1 1 1 1 11 1 1 1 1 1 1 1由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、Y7中有且仅有一个为0(低电平有效)，其余都是1。二、二十进制译码器二十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。常用芯片74145是一个将8421码转换成十进制数字的译码器，其输入P3P0为8421码，输出（低电平有效）分别代表十进制数字09。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(10101111)，译码器输出端Y0Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。74145是BCD码到十进制数译码器，其逻辑功能见表39。74145为集电极开路输出型的电路其吸收大电流的能力较强且输出管具有高的击穿电压。74145的逻辑符号如图320所示。表39 74145逻辑功能表（L为低电平、H为高电平） 图320 74145的逻辑图74145：4输入 P3P010输出 Q9Q0输入高电平有效 输出低电平有效完全译码：输入二进制数为09时，对应一个输出为低；输入为1015时，输出全部为高。 三、 数字显示译码器数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以*数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器如图321显示015共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。七段译码显示原理图如图322(a)所示，图322(b)给出了七段显示笔画与015共16个数字的对应关系。 图320 七段译码显示管 图321 七段译码显示原理及笔画与数字关系4译码器应用举例译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表310所示。 表310 全减器真值表 输 入输 出输 入输 出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111由表310可写出差数Di和借位Gi的逻辑表达式为用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的非。根据全减器的输出函数表达式，将相应最小项的非送至与非门输入端，便可实现全减器的功能。逻辑电路图如图322所示。 图322 逻辑电路图软件仿真一、原理图的绘制 进入Proteus ISIS 根据图3-23所示的十进制数显示电路原理图，从元件库中选择对象CD44069、74LS147、74LS247、按钮、数码显示器、电阻器等，并置入对象选择器窗口，再放置到图形编辑窗口，在图形编辑窗口中画好原理图。图323 十进制码显示二、仿真调试单击“虚拟仪表”按钮，在对象选择器找到“DC VOLTMETER(电压表)”，添加到原理图编辑区，按照图324所示布置并连接好。按下“仿真按钮，改变开关S1S9状态，观察并记录LED数码管的状态和各个电压表的测量值。 图324 十进制数码显示仿真一、 目的要求1、通过实践操作，使学生增加集成逻辑电路的感性知识，从而进一步牢固掌握编码、译码及显示电路的功能，并熟悉其应用。2、通过实践操作，不断提高学生的基本技能和组装电路的工艺水平。3、通过实验操作，使学生熟练掌握万用表等仪器、仪表的使用。二、 工具、仪表及器材1、 工具电子钳、电烙铁、镊子等常用电子组装工具一套。2、 仪表+5V稳压电源、万用表。3、 元件元件明细表见表311表311 元件明细表代号名称型号、规格数量IC1LED数码管BS2041IC2显示译码器74LS2471IC3六反相器CD40691IC410线-4线优先编码器74LS1471集成电路插座16脚2集成电路插座14脚1S0S9按钮开关10R1R7电阻器510K7R8R17电阻器1 K10试验板1414（焊点数）1三、 测试电路如图325所示为十进制编码、译码及显示电路的测试电路。图325 十进制码显示测试电路四、实训报告姓名班级学号日期实训(验)项目译码器和显示器指导老师实训(验)目的实训(验)设备及工具实训过程记录实训结果记录效果评价巩固与练习一、填空题 1、译码器的功能与_相反，它将具有_“翻译”出来，并转换成相应的_。这个输出信号可以是脉冲，也可以是_。译码器也叫_。2、常用的译码器有_、_，_。3、常用的数码显示器有_、_、_。4、发光二极管工作电压为_V，工作电流一般取_，既保证亮度适中，又不损坏器件。5、常用的显示译码器有3种：_、_、_。二、选择题1、译码电路的输入端是( )，输出端是( )。 A二进制代码 B.十进制数 C某个特定信息 D.某个特定的控制信息2、3线一8线译码器有( )。 A. 3条输入线，8条输出线 B.4条输入线，2条输出线C.4条输入线，8条输出线 D.8条输入线，2条输出线 三、是非题1、译码器、编码器、全加器都是组合逻辑电路。 。 ( )2、七段数码显示器只能用来显示十进制数字，而不能用于显示其他信息。 ( )3、与液晶数码显示器相比，LED数码显示器具有亮度高且耗电量小的优点。 ( )4、译码器的输入是二进制数码，输出是与输入数码相对应的具有特定含义的逻辑信号。 ( )5、数字显示电路通常由译码器、驱动电路、显示器等部件组成。 ( )四、写出8421码十进制加法计数器及七段译码显示器“f”笔的真值表，并写出“f”笔的逻辑表达式，画出“f”笔用与非门实现的电路图，。CPQQ2Q1QOfO123456789资料阅读数字显示译码器在数字系统中，常需要将数字、文字或符号等直观地显示出来。能够显示数字、文字或符号的器件称为显示器。数字电路中的数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器为数字显示译码器。数字显示器有多种类型。按显示方式分，有字型重叠式、点阵式、分段式等。按发光物质分，有半导体显示器，又称发光二极管（LED）显示器、荧光显示器、液晶显示器、气体放电管显示器等。目前应用较广泛的是由发光二极管构成的七段数字显示器。 七段数字显示器阅图3-1为发光二极管构成的七段数字显示器。它是将七个发光二极管（小数点也是一个发光二极管，共八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。 （a） （b）（a）数字显示器 （b）显示的数字阅图3-1 七段数字显示器根据七个发光二极管的连接形式不同，七段数字显示器分为共阴极和共阳极接法两种如阅图32。（a） （b）图3-2 七段数字显示器的内部接法 （a）共阳极 （b）共阴极阅图32（a）是共阳极接法，它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。阅图32（b）所示是共阴极接法，它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。改变限流电阻的阻值，可改变发光二极管电流的大小，从而控制显示器的发光亮度。 七段显示译码器74LS48由七段显示器可知，要显示十进制数字，就必须将十进制数的代码进行译码，译码后的输出电流点亮相应的字段。七段显示译码器可以完成上述的译码功能。配合各种七段显示器有多种七段显示译码器。适用于共阴极显示器的有74LS48、74LS49等；适用于共阳极显示器的有74LS47等。七段显示译码器74LS48是常用的、具有驱动能力的集成七段显示译码器。 阅图33是74LS48 的引脚排列图，图6-56是 其示意图，阅表3-1是其真值表。 阅图33 74LS48 引脚排列图 阅图34 74LS48示意图阅表3-1 七段显示译码器74LS48逻辑功能表 由阅表3-1可知，A3 A2 A1 A0 为显示译码器的输入端，YaYg为输出端,输出高电平有效，可以直接驱动共阴极显示器。如，当输入为0101时，译码输出Ya、Yc、Yd、Yf、Yg为1，其他为0，点亮共阴极七段显示器的a、c、d、f、g段，显示器显示数字5。74LS48除了输入、输出端外，还设置了一些辅助控制端：试灯输入、灭零输入、灭灯输入/灭零输出。下面结合功能表介绍74LS48的工作情况及这些辅助控制端的作用。 正常译码显示：从功能表的110行可见，只要，译码器方可对输入为十进制09的对应二进制码00001001进行译码，产生显示器显示09所需的七段显示码。 试灯输入：本输入端用于测试显示器的好坏，低电平有效。从功能表的最后1行可见，当，无论输入怎样，若七段均完好，YaYg输出全为1，显示器的七段应全亮。 灭零输入端：本输入端用于消隐无效的0，低电平有效。比较功能表的第1行和倒数第2行可见：当，而输入为0的二进制码0000时，只有当时，才产生0的七段显示码；如果此时，则译码器的YaYg输出全为0，该位输出不显示，即0字被熄灭，且使。当输入不为0时，该位正常显示。 灭灯输入/灭零输出：这是一个双功能的输入/输出端。可以作输