博士论文开题报告-文献综述.doc

学科代码编 号文 献 综 述学 号：0040509010研 究 生：王新建导 师：吴建生教授 姜传海教授研究方向：材料科学论文题目：学 科：材料学学 院：材料科学与工程系入学时间：2004年9月开题时间：2005年10月20日年月日0 引言11大规模集成电路的发展以及铜互连工艺的概述21.1大规模集成电路的发展概况21.2ULSI中铝互连线的发展41.3ULSI中铜互连线工艺的提出、发展及存在的问题51.3.1铜互连工艺的提出51.3.2铜互连技术的主要问题82铜互连的扩散阻挡层的发展现状的概述103扩散基本理论以及铜互连薄膜中的二维扩散研究的现状123.1Fick扩散定律及扩散系数133.1.1Fick第二扩散定律133.1.2扩散系数的确定及Arrhenius公式143.2薄膜扩散理论143.2.2单晶薄膜的扩散动力学理论的研究153.2.3多晶薄膜扩散动力学理论的研究163.3溶质对晶粒间界扩散的影响213.3.1溶质在高温时增加晶粒间界扩散213.3.2溶质在低温时减小晶粒间界的扩散223.4铜薄膜中铜原子层间的扩散失效224铜互连膜合金化的研究现状235本课题的研究思想、研究目标和研究内容及可行性分析255.1本课题的研究思想255.2研究的内容、研究目标及拟解决的关键问题256年度研究计划及预期研究结果287目前的初步研究结果28参考文献310 引言金属化是集成电路一道重要的工序，在集成电路制造工艺中Al是最早使用的内连线材料，然而随着集成电路集成度的不断提高，铝线逐渐不能适应新的要求。其中电阻率偏高和易产生电迁移失效是Al线的主要不足。采用Cu作为内连线材料有以下优点：(a) 电阻率低。Cu的电阻率是1.7 cm，比Al的电阻率2.7 cm(200)低，降低了RC延迟，提高了集成电路的速度。(b) 降低损耗，窄的线宽消耗更少的能量。(c) 高的布线密度。窄的线宽意味着单位面积上可以有更高的布线密度，同时意味着减少布线的层数。(d) 高的抗电迁移能力。Cu的熔点比Al高，因此有更好的抗电迁移能力。虽然Cu有良好的电学性能，但是集成电路是一个体系，引入Cu可能会产生新的力学和电学问题，引入Cu后主要产生以下问题： (a) Cu对Si有很强的扩散能力。Cu扩散到Si中去会与Si发生反应导致集成电路失效。(b) Cu与Si基体的结合强度不高，易脱落。(c) Cu在低温下(200)易氧化，而且不会形成致密的氧化膜以防止进一步氧化。(d) Cu在热循环过程中要承受比Al更大的热应力。为了解决上面的问题通常采用如下两种措施:(a)一般在Cu与Si基底之间镀一层扩散阻挡层以减缓Cu与Si基底的扩散和反应，同时提高Cu膜与Si基底的结合强度。(b)在Cu中加入合金元素以提高Cu的抗氧化、抗电迁移能力，同时提高Cu的力学性能。由于采用常规的气相沉积方法获得的扩散阻挡层的台阶覆盖性差，薄膜较厚，因此，合金化作为一种潜在的有效提高界面结合力以及阻止铜硅互扩散的方法，引起了越来越多的人的关住。国内外已经对合金元素加入到铜互连线中的影响进行了较多的研究，然而，关于合金元素对铜/硅界面处的相互作用、界面反应以及元素间相互扩散的影响的报道还很少。近来，M. J. Frederick 和G. Ramanath的一篇文章对Cu-Mg/SiO2薄膜系统的界面发应以及相互扩散进行了报道。结果表明合金元素的加入对提高铜互连膜的性能较大影响。本文就是针对铜互连工艺中的影响集成电路质量的铜硅互扩散，根据二维薄膜材料的扩散特点，对导电薄膜材料铜的扩散规律，铜硅界面相互作用以及合金元素对它们的影响进行研究和分析，以期能够消除或者减薄目前常用的扩散阻挡层。1大规模集成电路的发展以及铜互连工艺的概述1.1大规模集成电路的发展概况九十年代以后，大规模集成电路（Large Scale Integration，LSI）工艺的发展仍然依照摩尔定律1（摩尔定律：每三年器件尺寸缩小23，芯片面积约增加1.5倍和芯片中的晶体管数目增加4倍。这就是由Intel公司创始人之一的Gordon E. Moore博士1965年总结出来的规律，被称为摩尔定律）所预言的发展速度急剧增加。集成电路技术目前已发展到甚大规模阶段，即ULSI（Ultra Large-Scale Integration）。每一个芯片所含的元器件数已达1亿个，相应其微细加工工艺己到达深亚微米级（小于等于0.35 m）技术，并将继续向0.25 m、0.18 m、0.l m发展，器件性能则向着更高速、低功耗方向发展。SIA2（Semiconductor Industry Association）在95年就曾预测未来10年内互连线的发展趋势是：IC的特征尺寸将达到0.07 m，线宽0.08 m，布线间距0.12 m，介质厚度0.5 m，电源电压将降到1伏，工作频率将达到0.1GHZ。而实际的发展己突破了这一预测。现在微细加工技术己从0.6 m提高到0.18 m的水平； 0.18 urn的IG位动态随机存取存储器（Dynamic Random Access Memory DRAM）己研制成功；256 M位的DRAM己进入大量生产阶段；具有64位速度位 IGH的微处理器己宣告研制成功3。表1-1为世界集成电路技术发展趋势预测4。目前0.25 m和0.18 m已开始进入大生产。0.15 m和0.13 m大生产技术也已经完成开发，具备了表1.1 世界集成电路技术发展趋势Table 1.1 the development of technology world IC年份199519982001200420072010DRAN的最小线宽/m0.350.250.180.130.100.07DRAM位数64M256M1G4G1.6G64G微处理器的晶体管数4713255090连线层数4-555-666-77-8芯片面积/mm21902804206409601440硅片直径/mm200200300300400400大生产的条件。随着集成电路特征尺寸的减小和集成密度的提高，金属互连在整个集成电路芯片中所占面积和成本愈来愈高。在深亚微米VLSI，曾有人统计过，一个芯片需要56层布线，其内部连线的总长度可达四公里，任何一点的互连线缺陷对芯片来说都是致命的。而一个复杂系统的失效，往往仅仅是由于一个芯片的故障引起的，因为对于一个串连系统，只要一个器件的失效就会导致整个系统的瘫痪，而对于一个并联系统，一个器件的失效会导致其他器件因承受过量应力而迅速毁坏。现在的电子系统要求工作在更高的工作频率下，这要求更高的工作电流密度，也就要求更高的可靠性。但是，根据器件等比例缩小5（Scaling-down）的基本原理，器件特征尺寸的缩小导致了电流密度的上升，而金属化系统所受的影响最为严重。由1989年Gaginj6等人分析研究了尺度效应对金属化电流密度的影响，见表l2。其中k为器件特征尺寸缩小的倍数，也就是金属化系统要缩小的倍数。从表中可见，当特征尺寸卜降k倍时，会使电阻、电流密度增大，产生的焦耳热急剧增加，加速了器件的失效。表1-2 尺度效应对金属化布线参数的影响Table 1-2 The scale effect in metallization interconnect恒定电场恒定电压特征尺寸I, t, w, z, xjI/kI/k电压VI/kI电流II/kk功率P=IVI/k2k电流密度j=I/twkK3同时，随着互连线横截面积的减小，互连线层数的增加，导致RC时间常数增大，使得减小器件特征尺寸，提高晶体管工作频率和IC传输速度的努力受到制约。据估计，在0.25 m技术时，互连引线RC时间常数引起的时间延迟己与晶体管本身的延迟相当；当特征尺寸进一步减小时互连引线的时间延迟将成为突出问题。这一部分可以用以下公式来描述7： = RC = (L/Wt) *(K0LW/tILD)其中是指 total signal delay, R是指金属层的电阻,C是指介电层的电容，是互联金属的电阻率，L是指长度，W是指长度，t是指厚度，K是介电常数。由公式可见，选用电阻率比较小的金属材料作为互联材料，和选用介电常数比较小的介电材料是降低信号延时、提高时钟频率的两个主要方向。也是互连线材料选用的重要原则之一。1.2ULSI中铝互连线的发展器件中的金属化工艺是指硅器件及集成电路在完成芯片制造工艺之后，制作欧姆接触和金属连接来完成整个电路的功能。集成电路的金属化的要求是：与n型、P型硅衬底都形成欧姆接触：与绝缘膜的粘阻性好；阻抗低，最好在410-9.cm以下；结构稳定，不易发生电迁移及腐蚀现象；易刻蚀；淀积工艺简单；成本低。在采用铜互连线以前，金属化系统的两大分支是铝金属化系统和金金属化系统。由于金抗电迁徙能力远高于铝，而且其电阻率也远低于铝，因此在大功率器件中用的较多。但是，因为金的成本远高于铝，而且金/硅界面互溶问题严重，所以，在VLSI和小功率器件中普遍采用铝金属化系统。铝应用于金属化系统中，具有以下的优点而被半导体器件和集成电路生产厂家广泛采用：电阻率小：与热生长的SiO2或淀积的介质膜有良好的粘附性；能与半导体形成较低的欧姆接触；便于淀积和光刻。但是，随着微细加工线条尺寸的缩小，铝互连线的缺点也越来越显示出来3,8,9。首先铝的电阻率偏高(2.7 cm)，RC延迟效应较强，降低集成电路的速度；其次，铝的熔点低，容易产生电迁移失效：即当集成电路工作时，铝互连线内会有一定的电流通过，导致铝互连线中的铝离子出现热激发，与电子产生动量交换，并沿着电子流的方向迁徙，这种传输过程在高温（T200 ）和大电流密度（j106 A/cm2）的作用下尤为显著。经过几小时至几百小时后，铝布线就会出现空洞、裂纹和晶瘤，从而造成集成电路开路失效，这就是电徙动现象，也称为电迁徙或电迁移3。产生电迁移失效的内因是铝布线内部结构的非均匀性，外因是高温和大电流密度。铝布线的条宽越窄，发生电迁移失效的几率就越大。随着集成电路集成度的不断提高，要求集成电路的特征尺寸越来越小，这样继续采用铝布线会严重影响集成电路的可靠性。在高温下（大于400 ），硅会向铝中融解，形成化合物。时间越长，温度越高，融解的硅就越多，就形成了渗透坑。以后就是渗透坑逐渐长大的阶段，因为渗透坑表面自由能最小，所以硅饱和以后小坑逐渐长大，坑数减少，坑尺寸增大，最后导致短路或开路失效。同时，铝金属膜还存在较为严重的腐蚀，在通电的情况下，铝膜会发生电解腐蚀，造成器件失效。据统计有，有3050的集成电路失效是由铝互连线失效引起的。而且，铝的机械强度小，在工艺中容易划伤。另外，互连线尺寸大，单层布线少；低温下不能沉积形成高纵横比的通道；易与高分子材料粘附；很难平面化等也成为限制Al互连线广泛应用的缺点。其中电阻率偏高和易产生电迁移失效是Al互连线的主要不足9。到了ULSI阶段，铝金属化布线系统随着互连引线横截面积的减小和互连线层数增加，互连线电阻变大，RC时间常数增大，使减小器件特征尺寸，提高晶体管工作频率和IC传输速度的努力受到制约，成为深亚微米集成电路速度提高的瓶颈。综上所述，铝互连线已成为制约微电子技术发展的主要技术因素，使研究新的互连材料成为必然趋势。1.3ULSI中铜互连线工艺的提出、发展及存在的问题1.3.1铜互连工艺的提出为了克服铝布线抗电迁移能力差的弱点，国外对铝布线作了种种的改进，例如：采用含2硅或1铜的铝合金布线：增大铝的晶粒尺寸；采用介质膜覆盖铝线，介质膜P2O5SiO2，Si4N3SiO2，Al2O3SiO2等：采用以金为主的多层金属布线：以及使用铜互连10-12。表1.3 几种不同互连线金属性能的比较Table 1.3 The comparison of characteristic in metal interconnect materialAlAuAgCu电阻率（cm）2.662.351.591.67在0-100时的电阻率温度系数(10-3/K )4.54.04.14.3熔点()660.11063960.81083.4扩散系数(cm2/s)1.710.671.890.78扩散激活能（ev）1.481.962.012.19溅射蒸发CVD电镀x湿法刻蚀干法刻蚀抗电迁移能力低高很低高空气中的抗腐蚀能力高很高低低从八十年代初开始，各大公司就开展了寻找铝的替代物的研究（见表1.3）。经过研究和比较，最后纷纷采用了铜互连技术。一般来讲，0.18 m以下的IC布线必须要部分或全部采用铜互连线。1994年，欧洲西门子公司赞助了一个名为COIN（Copper Interconnection）的研究项目13，重点研究铜互连技术，美国Motorola公司已成功研制了高性能0.18 V，0.2 m CMOS铜布线技术，它的第一批产品是静态随机存取存储器（Static Random Access Memory，SRAM）。 IBM公司0.25 m ULSI中采用全新的铜互连技术。此后，世界著名的半导体公司纷纷投入财力、物力、和人力，开展铜布线的研究与开发，并取得了丰硕的成果。表1.4给出了世界主要半导体公司采用铜布线的进展情况14。从表l.4中可知，美国是首先采用铜布线的国家，IBM公司是开路先锋，日本比美国约晚两年左右，美国IBM公司于1997年9月在世界上首先研制成功CMOS7铜布线工艺，并在1998年9月1日开始批量生产铜互连线商用IC，如400MHz POWER PC740750微处理器，它主要用干台式、笔记本式PC和高档消费类电子设各。APPLE公司首先将IBM公司的铜布线IC用干第一流的主机，小型计算机和工作站，1998年底出样机，1999年批量生产。MOTOROLA和AMD公司联合开发了铜布线技术，用于新一代IC，如蜂窝电话和联网装置用嵌入式IC、台式IC中微处理器等，MOTOROLA公司子于1998年四季度批量生产铜布线500MHz POWER PC芯片，AMD公司将铜布线技术用于K7微处理器，子1999年上市，TI公司子1999年下半年将铜布线用于更先进的DSP，其处理速度可比原来的产品快10倍。经大量实践证明，正如图表所示的那样的，铜互连与铝互连相比有如下优点15-18：1）铜的电阻率比铝低，铜电阻率1.7 cm，铝的电阻率为2.7 cm，铜的电阻率仅表1.4给出了世界主要半导体公司采用铜布线的进展情况Table 1.4 the development of copper interconnect in the main semiconductor company公司批量生产日期特征尺寸含铜层数备注IBM1998年9月0.22m第二层以上ASCI1999年1月批量生产Motorola1998年四季度0.15m-SRAM1998年四季度销售TI1999年二季度0.18m全层VISL技术1999年末0.18m第四层以上台湾半导体制造1999年末0.18mAl和Cu1998年没开始研制富士通1999年末0.18m全层日立未定0.18m第二层以上2000年销售松下2000年二季度0.18m全层NEC2000年初0.18m第二层以上三菱2000年末0.18m第四层以上TSMC2000年底0.13m全层（续）为铝的60（见表1-5）使铜互连中的RC延迟明显减小，相应的互连线的功耗降低很多。铜与铝相比，导热系数是铝的3倍，散热性能更加优良。且当互连线线宽缩小到 0.25 m 时，Al及其合金的电阻率已不能再满足使互连的时延同步降低的要求。铜与铝的基本参数比较如表1.4所示。表1.5 铜与铝基本参数的比较Table 1.5 the comparison of the basic parameter of copper and aluminum导热系数(J/ms)电阻率(cm)比热(J/g)熔点()密度(g/m3)Al1.4362.65480.8988660.12.7E-12Cu3.86441.670.3851083.48.92E-122）与传统的铝互连线相比，铜具有抗电迁移和应力迁移特性强等优点。在相同的条件下，铜发生电迁移的电流密度上限是5106A/cm2远大于铝的上限2105A/cm2，比较相同晶粒尺寸下的电迁移性能18，铜是0.77 ev左右，纯铝为0.48 ev，Al-4Cu为0.57 ev，铜互连线的抗电迁移性能提高了约两个数量级，大大提高了集成电路的可靠性19。在大的电流密度下，Al易发生电迁移。而且在300 左右的工艺温度下，Al薄膜上会形成突起,穿透相邻互连线之间的电介质绝缘层造成短路。因为铜的熔点要高于铝的熔点，铜互连线可以承受更大的电流密度，从而可以缩短连线的长度，减少布线的层数，提高集成的密度，降低集成电路的成本。3）铜互连线与低介电常数（k 4）的材料（取代布线层间的SiO2）相结合，可以进一步减小寄生电容。根据文献20中的模拟结果，若降低K材料与铜互连结合使用，可以简化工艺，降低成本，并将RC延时降低到原来铝互连的1/41/6。表1-6为微电子可靠性物理实验室对中科院微电子中心生产的铜互连进行了电学加速实验结果21。在T=150 ，J3.5106 A/cm2下，互连线宽度为1 m的铜与铝及铝合金的中值寿命（互连线失效的数量达到测量互连线总数的50所需要的时间）和扩散激活能的比较结果。铜互连线与铝互连相比中值提高8倍左右。铜作为互连线金属化材料优势是明显的。表1.6 不同互连材料的中值寿命及扩散激活能Table 1.6 MTF value and Diffusion Activation energy of diffusion materials interconnects互连线材料CuAl-Si-PdAl-Si-CuAl（125）中值寿命（小时）8.45.43.41扩散激活能（ev）0.715-0.54因此，综上所述，铜是一种比较理想的互连材料，铜布线代替铝布线是一种发展趋势。它可使局域互连的传输速度改善10%，使整体互连的传输速度改善50%，保证集成度提高的同时也能提高速度性能。Cu还具有与通常采用的扩散势垒材料的反应性低等优点。铜互连技术的研究和应用虽然取得了很大的进展，但由于采用了全新的材料和制造工艺，目前尚未达到成熟应用阶段，其技术尚待改善，但在不久的将来，铜布线代替铝来提高互连的可靠性是可以预料的。1.3.2铜互连技术的主要问题与铝互连线相比，铜互连线虽然在改善RC延迟和可靠性方面有着很大的优势，当在实际应用中还存在着较大间题，这些问题影响着铜互连线的推广和应用。铜互连线技术的主要缺点是；1铜的工艺问题。采用铜互连线技术虽然可以简化工艺，但是铜的图形化加工十分困难22。对于铝互连线，主要是采用铝的氯化物来实现对铝的刻蚀。而对于铜，其氯化物或氟化物在低温下都是不易挥发的，不能采用传统干法对它进行等离子刻蚀，无法达到一定的刻蚀速率。而如果加温到200 以上，会使传统的光刻胶融化。如果采用化学汽相沉积（CVD）或物理汽相沉积（PVD）沉积铜，由干铜的粘附性较差，需要先成长一层粘附层，增加了工艺的复杂度。关于铜互连及其相关工艺的研究及发展情况，已经进行了大量的报道23-30，这里就不再累述。尽管这些工艺在最近5年迅速发展，但是对于它们的深入基础理论的研究还不够，特别是从材料科学的领域还可以进行大量研究工组。2铜互连线中的失效机理问题。铜互连线作为一种新技术，在材料。工艺、布线结构上均有别于铝互连线，所以有其特殊的失效模式和失效机理。铜互连线中的失效主要为电迁移失效和应力失效。其中包括诸如小尺寸接触和通孔的电迁移特性及热效应；多层互连中不同层互连线的电迁移行为；多层膜结构对电迁移的影响；不同膜沉积工艺对其本身晶体结构和相邻膜晶体结构、特性的影响等。可以说，自从铜互连工艺提出以来，其电迁移以及应力失效就一直是一个研究的重点，关于这方面的文章包括薄膜微观结构31-35、应力失效36-40及二者的关系42-44和薄膜中的电迁移及电迁移过程中应力模拟分析44-48更是类不胜数。近年来的研究表明，形成竹节状的晶粒组织结构对互联膜的抗电迁移性能有很大的提高49-50。3铜互连线表面的氧化问题。铜很容易在空气中氧化和硫化。如果铜被氧化，其电阻会直线上升，造成器件的不稳定。所以在实际应用中，铜甚至不应在较高的温度（高于100 ）下直接暴露在空气中，一般应在其上加钝化层。文献51对铜互连的表面氧化及其氧化机制进行了详细的报道。常见的防止铜互连膜的氧化是在表面应用一层阻挡层，S. P. Murarka的研究表明，添加合金元素可能会成为一种防止铜互连氧化的有效的方法52。目前，关于合金元素对铜互连薄膜的影响的研究正引起越来越多的人的注意53-59，而这也为本次课题的提供了一定理论依据。4铜的沾污问题，也称“铜中毒”。铜在硅中属于填隙性杂质，如果铜原于扩散进入硅器件，就会产生深能级受主杂质而降低器件的性能。虽然铜原于在介质中的扩散速度并不快，但是在有电场偏置的情况下，铜离子可以快速的扩散。目前，关于铜在硅中的扩散还没有一个确定的表达式，常用的铜在硅中的本征扩散可由式（2l）来表示60：D = D0 exp(-) = 4.710-3(cm2/s) exp(-)一旦铜原子进入硅中，就会在硅中迅速扩散。使器件的性能受到很大的负面影响。铜在200 下容易与硅界面反应形成CuSi3高阻化合物，降低其绝缘性能，引起介质穿通，使器件性能大犬降低11,61。综上所述，Cu在低温(0, C0; 0, CC0 其中，D为晶格扩散系数。此公式适用于铜薄膜在扩散阻挡层以及单晶硅衬底和多晶硅衬底的高温体扩散。3.1.2扩散系数的确定及Arrhenius公式根据式(3.1)就可以用实验的方法把扩散系数求出来：先做出c-x的关系曲线，如果把lnc对2做曲线图，我们应该得到一根直线，其斜率为，退火时间已知，就可以求出扩散系数。由扩散系数的表达式 0exp(-Q/RT ) 得到lnln0Q/RT显然，ln与1/T成直线关系，ln0为截距，为斜率。如果在几个不同的温度下测得相应的扩散系数，就可以在半对数坐标系中绘出它们的关系直线。3.2薄膜扩散理论由于在铜互连工艺中的失效问题大都是由于铜硅互扩散形成高阻硅化物（即所谓铜中毒）以及电迁移，应力迁移和层间扩散失效等造成的（但主要是以铜互连线电迁移失效为主），而这一切都与铜原子的在铜薄膜，衬底以及界面处的扩散有关，即可以说铜原子的扩散可以说是铜互连失效的一个主要原因。因此，研究二维薄膜中原子的扩散规律就具有了重要的实践意义。薄膜技术在许多方面都要求详细地了解金属薄膜间的相互扩散或相互作用，这是研究这类现象的重要激励因素，并且就研究这个现象本身的价值来说，它已经具有足够的意义。1971年以后，由于韦弗78写的评论的结果，显著地增加了实验研究薄膜间相互扩散的数量。实际上，早在1942年，Coleman和Yagley就对Au、Pb薄膜之间的相互扩散进行了系统的研究。然而由于当时实验仪器和方法的限制，薄膜扩散研究还存在很大的困难。人们一直努力试图通过直接测量截面的深度分布来确定扩散的系数，直到D.Gupta等人用背溅射截面连续剥离的方法而使薄膜的研究有了一个新的转折点79。随后，Eicke R. Weber对硅中3d族元素的扩散做了系统的研究和报道，并对3d族元素在Si中以带电形式存在，并在高温以及低温下不同的扩散机理进行阐述80。而自从铜互连工艺发展以来，特别是近年来，人们对铜以及过渡族元素在Si中的扩散形式以及扩散规律进行了较多的研究81-89。金属薄膜中相互扩散有着与众不同的特征，最突出的一点是在低温下大规模的物质传输过程，它不仅是由于可观测到的扩散时间可以很短，所以传输距离短，也由于薄膜能够包含大量缺陷的性质所造成的。一般情况之下，扩散距离是远小于平均的点缺陷间距，但是在电子薄膜中，即使是在低温下，由于晶界等扩散系数大于体扩散系数，因此，点缺陷的平均间距小于低温扩散距离。点缺陷的间距缺陷，除了控制着相互扩散过程之外，还能够显著提高参加扩散或参与反应的物质的数量，这些在平衡相图的概念中是不可理解的。因此，尽管关于薄膜扩散论题方面有着丰富的实验数据，但是至今还没有提出一个针对薄膜中大规模相互扩散的详细理论90。3.2.2单晶薄膜的扩散动力学理论的研究在实际应用中很少有用单晶薄膜的，但是测量特殊生长的单晶薄膜间的相互扩散，能够提供有关块体扩散率和激活能的明确数值。而这些数值，对于解释较为复杂实用的多晶薄膜的扩散过程来说，具有根本性的意义。以二个可相互混容的金属A和B的单晶薄膜之间产生平面型的相互扩散为例，如图3.1所示。图示出了合成的有效马塔诺界面，它是深度尺度的起始点。阴影面积是相等的。相图指出，温度T时，在上将没有突变点。这样，A试样的原子有效传输可用AB(X)来描述，这里AB()ACB()+BCA()。由菲克第二定律 :（）（3.3）图3.1 不同扩散速率时，单晶可混容试样A和B的相互扩散。Fig.3.1 interdiffusion of the miscible unit crystals A and B at different diffusivities如果在任何瞬间时间t中的距离用相对于Matano界面的来测量，以取代在同一时间t时相对起始界面的，那么方程式就可以简化。图3.1中说明了这种情况。其中Matano界面(=0)是在满足下列条件时，从物理学界面(=0)转化过来的，也就是说，图3.1上的阴影区是相等的。 （3.4）然后可以证明CA(,t)只是变量的函数，这样式(2)可以写成- （3.5）用相应的进行积分，得到 (CC1) （3.6）和体扩散的方程解一样，式（3.6）提供了一个手段，它是能够利用实验测定的，借助于这个扩散样品中C随深度的变化可求得浓度函数的数值，可以直接从C相对的实验曲线中计算出斜率和积分，然后给出在实验温度时的扩散率，从而得到一曲线，由此求得激活能的实验值。3.2.3多晶薄膜扩散动力学理论的研究对于目前通常采用的金属多晶薄膜，固态扩散有三个途径：晶格扩散、晶界扩散和表面扩散，我们称之为短路扩散。其中晶格扩散是依靠空位的移动来完成，晶界扩散指离子流沿晶粒界面间隙扩散，表面扩散的途径是金属薄膜表面。对于多晶膜而言，是以晶界扩散为主。实验发现，三种扩散均是各向异性的，杂质的存在对扩散速率有一定的影响。一般来说，若杂质的加入带来新缺陷，则扩散加速。表3.1 为不同金属薄膜的扩散激活能的比较Table 3.1 Diffusion activation energy value of different metal film晶格扩散激活能/ev晶界扩散激活能/ev表面扩散激活能/ev铝1.40.550.31金1.80.880.73铜2.21.20.7表面扩散和晶界扩散较容易，晶格扩散最难。因为晶界和界面处的位错密度大，空位浓度高，晶格畸变较大，能量较高。而晶格扩散主要是以空位扩散为主，晶格扩散比起晶界扩散难度加大。一般而言，晶界的扩散激活能约为晶格的扩散激活能的0.6-0.7，金属外表面的扩散激活能比晶界的还要小。即一般来说表面扩散那系数最大，其次是晶界扩散系数，而点阵扩散的体扩散系数最小。3.2.3.1晶界扩散的特性通常用示踪原子法观测晶界扩散现象，在试样表面涂以溶质或溶剂金属的反射醒同位素的示踪原子，加热到一定温度并且保温一定的时间。示踪原子由试样表面向晶粒与晶界内扩散，由于示踪原子沿晶界的扩散速度快于点阵扩散，因此示踪原子在晶界的浓度会高于在晶粒内，与此同时，沿晶界扩散的示踪原子又由晶界向其两侧的晶粒扩散。即其浓度分布形成一个等浓度线在晶界上比晶粒内部的深度大得多的分布。晶界扩散具有结构敏感性，在一定温度下，晶粒越小，晶界扩散越显著；晶界扩散与晶粒位相、晶界结构有关；晶界上杂质的偏析或淀析对晶界扩散均有影响。晶界扩散所起的作用因温度的高低差别很大，如图3.2所示91。在较低的温度范围内，多晶体直线关系的斜率为单晶体的1/2，但是在700 以上，两条直线相遇，而后是单晶体直线的延长，这说明温度低时，晶界激活能比晶内小得多，晶界扩散起重要作用；随着温度升高晶内得空位浓度逐渐增加，扩散速度加快，故占截面比例很小得晶界扩散，随温度得升高逐渐被晶内扩散所掩盖。图3.2 Ag在单晶和多晶体中的自扩散系数Fig.3.2 Self-diffusion coefficient of Ag in unit crystal and polycrystal3.2.3.2晶界扩散的理论模型已经证明，与单晶薄膜不同，由于晶界的影响，在低温下多晶薄膜中也可以发生大规模的相互扩散。现在已经知道，沿晶粒间界的扩散要比通过块体晶格扩散快几个数量级。关于晶粒间界的扩散现象，虽然早在1936年已经可以在资料中找到，但是正式地讨论它是在1951年，由费希尔，霍夫曼和特恩布尔进行的。经过这些年精心设计的晶粒间界扩散实验，已经提高了我们对晶粒间界的结构和化学的认识。现在，由于薄膜技术对制造平面微电子学元件的重要性，有许多学术年会致力于低温扩散和应用于薄膜的问题。然而由于扩散途径的多样性，多晶薄膜之间的低温扩散率不能用单一的扩散机理的概念来描述，相应地，晶粒间界扩散实验的数学解析一般要比晶格内部扩散的更为复杂。由于晶粒间界的扩散很少能够脱离晶格，所以扩散物质很可能渗入到相邻的晶格中去。它的渗透程度决定了动力学的模型。下面主要对二种晶界扩散的模型进行讨论。1晶界扩散的Fisher模型91为了确定晶界的扩散系数DG，Fisher设计了一个实验。取双晶粒晶体，其表面垂直于晶界，在表面涂覆一层放射性同位素随之进行扩散。如图3-3所示，由于晶界扩散比晶内扩散快得多，因此，对于晶粒1或2来说，除了有垂直于表面的扩散以外，还有垂直于晶界的扩散流。其可能的浓度分布也示于图3.3中。设晶界宽度为，在其上沿方向取一段。如图3.4所示，先研究这一小段晶图3.4 晶界单元内的扩散流Fig.3.4 the diffusion current in a grain boundary unit图3.3 从表面（y=0）择优沿晶界(GB)扩散后浓度分布示意图Fig.3.3 the concentration profile after diffusion along grain boundary from the surface (y=0)12界内的扩散问题。假设任何垂直于轴的平面 （平行于图示所在平面）都是对称平面，因此，=0。设取该小晶界单元的厚度为单位厚度，即取1，则在扩散过程中，该小单元晶界内的浓度变化率为：-（+）-2- （3.7）式中在晶界内沿方向的扩散流量；在晶粒内（1和2）沿着x轴方向（垂直于晶界）的扩散流量。设晶粒内的扩散系数为Dl*，则：-lx设晶界扩散系数为b*，由此得晶界内的扩散方程为：b*+ l*()x （3.8）晶粒1内的扩散方程为：l*（+） （3.9）设所研究的扩散问题的初始、边界条件为：CC0 当0 和t 0；C0 当0 和t0则对晶界和晶内扩散方程的解，必须同时满足扩散方程（3.8）和（