刘卫：任务书和开题报告(修改)111.doc

一、毕业论文任务下达书 毕业论文题目量程自动转换的数字式频率计题目类型工程设计题目来源生产实际题毕业论文时间2009年11月至2010年5月一、选题的目的及意义数字式频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生成领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。在电子工程,资源勘探,仪器仪表的等相关应用上,频率计是工程技术人员必不可少的测量工具。目前主要有以下几种实现数字频率计的方案：一、纯硬件设计；二、基于单片机的数字式频率计；三、基于EDA的数字式频率计。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，测量精度将随着被测信号频率的下降而降低，造成测量误差大、可靠性差，在实用中有很大的局限性。单片机的也暴露出了两大突出缺点：串行工作特点决定了它的低速性和程序跑飞，不可靠复位决定了它的低可靠性。随着FPGA（现场可编程门阵列）的广泛应用，以EDA(电子设计自动化)工具作为开发手段,运用VHDL（超高速集成电路硬件描述语言）在FPGA器件上实现数字频率计测频系统，不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度，测频精度为测频全域绝对误差恒为或小于10ns。能够用十进制数码显示被测信号的频率，而且能够方便地设计量程自动转换功能。二、毕业论文的主要内容本论文的设计任务是设计一个5位十进制数字式频率计，其具体要求如下：其测量范围为1HZ1MHz；采用记忆显示方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，显示时间应不小于1s，并将此显示结果保持到下一次计数结束；小数点位置随量程变更自动移位；完成硬件、软件设计，并要求在实验箱上运行成功。根据设计任务，设计频率计的总体框图如图1所示，测频模块图如图2所示。图1 系统框图 图2 测频模块图测周模块框图与测频模块框图基本上相同，只是把测频模块的基准信号和通道输出信号调换位置，其它模块的设计都与测频模块的设计相同。本次设计将尽量完成以上各个模块的设计与仿真、顶层文件的编译以及硬件测试。三、毕业论文的要求（包括技术要求、工作要求）首先，论文在理论分析过程中要具有严谨性和科学性；其次，论文在对于想研究和有兴趣的学者具有重要的指导意义；论文要有创新点；工作要求要严谨，认真负责，具备做学术研究的基本素质。题目类型：理论研究、工程设计、实验研究、软件开发、艺术设计等题目来源：教师科研课题、生产实际题、社会现实题、假想题等四、主要参考资料1 潘松，黄继业.EDA技术与VHDL.北京:清华大学出版社，2007.1.2 周立功. EDA实验与实践.北京：北京航空航天大学出版社，2007.9.3 谭会生.EDA技术基础.长沙：湖南大学出版社，2004.8.4 汪国强.EDA技术与应用.北京：电子工业出版社，2007.4.5 陈尚松,雷加,郭庆.电子测量与仪器M.北京:电子工业出版社,2005.1:108-122.6 康华光.电子技术基础.数字部分.北京:高等教育出版社,2006.1.7 康华光.电子技术基础.模拟部分.北京:高等教育出版社,2006.1.8 边计年，薛宏熙译.用VHDL设计电子线路.北京：清华大学出版社，2000.9 李洪伟，袁斯华.基于Quartus的FPGA/CPLD设计M.北京：电子工业出版社，2006.10 周立功. SOPC嵌入式系统实验教程（一）M.北京：北京航空航天大学出版社，2006.11 杨晓慧，杨永健.基于FPGA的EDA/SOPC技术与VHDL.北京：国防工业出版社，2007.7.12JamesR.Armstrong:VHDLDesign:RepresentationandSynthesis,SeconedEdition.American:China Machine Press,2002.4.13 朱卫平，郑留平.可任意设定计算精度的整数除法器的VHDL设计J.中国科技核心期刊.2008,27(2)：16-18.14 包本刚，何怡刚，朱湘萍.全同步数字频率计的VHDL设计与仿真J.现代电子技术.2007，20：176-178.15 谢华燕.EDA技术及其应用J.甘肃高师学报.2009,14(5)：63-65.五、毕业论文进度安排阶段工作内容起止时间备注准备选题2009年11月开题2009年11月24日2009年12月20日实施论文初稿2009年12月22日2010年4月10日论文第二稿2010年4月11日2010年4月25日定稿2010年4月26日2010年5月18日完成论文答辩2010年5月25日六、任务下达意见论文选题符合专业培养目标，选题目相对偏难，其研究具有一定的理论意义或实际价值，通过学生的努力，应该能够按时保质保量地完成。同意下达任务。指导教师（签名）： 年 月 日二、毕业论文开题报告书一、选题的根据：1）本选题的理论、实际意义 2）综述国内外有关本选题的研究动态和自己的见解 数字式频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生成领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系。在电子工程,资源勘探,仪器仪表的等相关应用上,频率计是工程技术人员必不可少的测量工具。目前主要有以下几种实现数字频率计的方案：一、纯硬件设计；二、基于单片机的数字式频率计；三、基于EDA的数字式频率计。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，测量精度将随着被测信号频率的下降而降低，造成测量误差大、可靠性差，在实用中有很大的局限性。单片机的也暴露出了两大突出缺点：串行工作特点决定了它的低速性和程序跑飞，不可靠复位决定了它的低可靠性。随着FPGA（现场可编程门阵列）的广泛应用，以EDA(电子设计自动化)工具作为开发手段,运用VHDL（超高速集成电路硬件描述语言）在FPGA器件上实现数字频率计测频系统，不但有较高的测量精度，而且在整个测频区域内保持恒定的测试精度，测频精度为测频全域绝对误差恒为或小于10ns。能够用十进制数码显示被测信号的频率，而且能够方便地设计量程自动转换功能。 EDA代表了当今电子设计技术的最新发展方向,它的基本特征是:设计人员按照“自顶向下”的设计方法,对整个系统进行方案设计和功能划分,系统的关键电路用一片或几片专用集成电路(ASIC) 实现,然后采用VHDL 完成系统行为级设计,最后通过综合器和适配器生成最终目标器件。当今小型电子功用设备设计中,结合FPGA 和单片机技术是开发常用仪器仪表的主流。应用这种技术可使设计过程大大简化,也有利于减小产品体积功耗。数字逻辑系统的设计，灵活运用CPLD高速、高可靠性以及可编程性强等特点，可有效地突破传统的电子系统中由来已久的设计瓶颈，使这些系统的性能大幅度的提高。此外，利用CPLD进行数字系统设计可大大缩短设计周期，大幅度的减少设计费用，降低设计风险。采用VHDL语言可方便快捷地对程序进行修改，从而使系统升级更容易，使产品快速上市,并易于满足用户的要求,强大的I/O功能也是CPLD的一大优势,对于数据吞吐量比较大的数字系统可用CPLD来完成数据搬运。频率测量系统综合采用测频法和测周期法,使两者的测量带宽得到了互补,而且采用了延时为纳秒级的CPLD来实现，从而极大的提高了系统工作带宽和系统测量精度.此外,由于采用了全数字化设计，系统稳定可靠，抗干扰能力强，符合现代电子技术发展方向.采用VHDL设计CPLD,系统设计简单易行,而且十分易于升级。二、研究内容：本论文的设计任务是设计一个5位十进制数字式频率计，其具体要求如下：其测量范围为1HZ1MHz；采用记忆显示方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，显示时间应不小于1s，并将此显示结果保持到下一次计数结束；小数点位置随量程变更自动移位；完成硬件、软件设计，并要求在实验箱上运行成功。在理论仿真的条件下，可以与当前较先进的数字频率相媲美！三、研究方法、技术路线、实验方案及可行性分析 研究方法设计的基本思路如下：可行性调研系统总体方案设计设计方案细化，确定软硬件功能明确任务本设计基于EDA采用Quartus软件，编写VHDL语言程序，分别对各个子模块层次化设计、仿真，再设置顶层文件，最后下载调试。完成下面9个模块的设计： 1.放大整形电路：用于对输入信号的放大整形，以得到标准的矩形脉冲。 2.计数模块：包括十进制计数器的程序设计以及元件模块的生成，5位十进制计数器的顶层文件的设计。3.通道选择模块：用于对输入信号频率的大概估算，以及测频方案的选择。4. 控制模块：包括闸门信号的设计，N进制计数器的设计，D触发器的设计，以及控制信号发生器模块的生成。5. 寄存器模块：用于对计数器的计数结果进行锁存。6.除法器模块：用于对计数结果进行计数，以得到信号的频率。7.数据处理模块:用于处理计算结果，以保持高精度。8.动态扫描模块：包括扫描部分和七段译码模块部分的设计。 最后将上面几个模块按照设计思想连接起来，完成频率计测量频率的顶层设计和仿真。可行性分析EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直到实现既定的电子线路功能。EDA技术在硬件实现方面融合了大规模集成电路制造技术、IC版图设计、ASIC测试和封装、FPGACPLD编程下载和自动测试等技术。软件设计采用Quartus软件，Quartus是Altera提供的FPGACPLD开发集成环境，提供了完整的多平台设计环境，能够满足各种特定设计的需要，也是单芯片可编程系统（SOPC）设计的综合性环境和SOPC开发的基本设计工具，完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。通过学习EDA技术与VHDL这门课程，以及通过实验操作，对EDA、Quartus软件以及VHDL具有了一定的理论基础。本设计的难点在于电路设计，防止可能产生的毛刺，显示数据的稳定。针对以上情况，我精读了针对性很强的图书，参考了国内许多优秀的有关数字频率计的设计，搜集了大量实用的资料。因此，我相信，根据自己的条件，在付老师的指导下，完成对量程自动转换的数字式频率计是可行的。四、进度安排和采取的主要措施2009年11月 选题11月24日12月20日 开题的准备12月22日4月10日 论文初稿准备4月11日4月25日 论文第二稿准备4月26日5月18日 定稿 5月25日 论文答辩五、主要参考文献1 潘松，黄继业.EDA技术与VHDL.北京:清华大学出版社，2007.1.2 周立功. EDA实验与实践.北京：北京航空航天大学出版社，2007.9.3 谭会生.EDA技术基础.长沙：湖南大学出版社，2004.8.4 汪国强.EDA技术与应用.北京：电子工业出版社，2007.4.5 陈尚松,雷加,郭庆.电子测量与仪器M.北京:电子工业出版社,2005.1:108-122.6 康华光.电子技术基础.数字部分.北京:高等教育出版社,2006.1.7 康华光.电子技术基础.模拟部分.北京:高等教育出版社,2006.1.8 边计年，薛宏熙译.用VHDL设计电子线路.北京：清华大学出版社，2000.9 李洪伟，袁斯华.基于Quartus的FPGA/CPLD设计M.北京：电子工业出版社，2006.10 周立功. SOPC嵌入式系统实验教程（一）M.北京：北京航空航天大学出版社，2006.11 杨晓慧，杨永健.基于FPGA的EDA/SOPC技术与VHDL.北京：国防工业出版社，2007.7.12JamesR.Armstrong:VHDLDesign:RepresentationandSynthesis,SeconedEdition.American:China Machine Press,2002.4.13 朱卫平，郑留平.可任意设定计算精度的整数除法器的VHDL设计J.中国科技核心期刊.2008,27(2)：16-18.14 包本刚，何怡刚，朱湘萍.全同步数字频率计的VHDL设计与仿真J.现代电子技术.2007，20：176-178.15 谢华燕.EDA技术及其应用J.甘肃高师学报.2009,14(5)：63-65.六、毕业论文开题指导意见：（对选题的评价、研究方案的设计及开题指导意见）论文题目量程自动转换的数字式频率计作者姓名刘卫所属系、专业、年级物理系电科专业2