简易数字计时器实验报告.doc_第1页
简易数字计时器实验报告.doc_第2页
简易数字计时器实验报告.doc_第3页
简易数字计时器实验报告.doc_第4页
简易数字计时器实验报告.doc_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字电子技术仿真报告 题 目： 时分计时数字钟 院 系： 控制与计算机工程学院 班 级： 学 号： 学生姓名： * 一、目的与要求1熟练运用Multisim进行数字电路的仿真实验；2制作一个能显示时、分、秒的数字时钟；3熟悉各元件的性能和设置元件的参数；二、设计思路1电路结构图：数字时钟主要由两个最基本的部分组成，一是时钟信号发生器。而是时、分、秒的计数器。一下是数字钟的结构框图。数码显示数码显示数码显示秒计时器分计时器时计时器1Hz脉冲发生器2电路原理：时钟信号发生器时钟信号发生器是由集成电路定时器555与RC组成的多谐振荡器构成，通过设置合适的R1、R2和C值可以将输出频率调整为1Hz。在精度要求相对不高的情况下，多谐振荡器的振荡频率可由下式估算：f0=1/(0.69*(R1+2R2)*C)那么，当R1=R2=10k，C=47F。秒计时电路秒计时器是一个60进制的计数器，配上标准时钟信号就可以实现指示了。中规模集成芯片74LS160为十进制的加法计数器，其功能表如下：CLKRDLDEPET逻辑功能X0XXX预置数（同步）1011保持X1101保持X11X0保持1111计数由上表可知当RD=0时计数器为全零状态。因清零不需与时钟脉冲CP同步作用，因此称为异步清零。当清零端RD=1时，使能端EP=ET=1时，预置控制端LD=0，电路可实现同步预置数功能。当RD=LD=1时只要EP与ET中的一个为0，即封锁了四个触发器的J、K端使其全为0此时无CP脉冲，各触发器状态保持不变。当LD=RD=EP=ET=1时电路可实现十进制加法计数功能。因此，采用两片74LS160芯片级联，首先构成100进制的计数器，再通过适当的与非门改造成60进制的计数器即可。分计时电路分计时电路与秒计时电路完全相同，知识分计时电路的脉冲信号由秒计时电路的进位脉冲给出。时计时电路时计时电路由24进制的计数器构成，做法与秒计时电路相同，进位脉冲由分计时电路给出。数码显示各74LS160芯片输出端分别连接BCD8421数码显示管即可显示当前计数状态。电路原理图（见附录）三、总结或结论1.总结设计心得体会：在此次设计过程中我有以下两点总结：第一，我对设计电路的步骤有了更深的了解设计电路分为以下几步首先清楚电路需要实现的功能，然后是通过什么电路来实现这些功能，最后是选取那些芯片来设计电路。还有就是使我深刻的体会到了，在用芯片的前提下应先知道芯片各引脚的功能；第二，在设计电路时刚开始不知从何处下手，后来做出了一个60进制的计数器，却总是要在不是适当的时候产生一个尖脉冲，导致错误进位。仔细一想是产生了冒险，于是在置数时提前加与门消除了冒险，进位脉冲能够正常输出。
人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论