第2章+多路彩灯控制器的设计与分析.ppt

第2章多路彩灯控制器的设计与分析 2 1系统设计要求2 2系统设计方案2 3主要VHDL源程序2 4系统仿真 硬件验证2 5设计技巧分析2 6系统扩展思路 2 1系统设计要求 今需设计一个十六路彩灯控制器 6种花型循环变化 有清零开关 并且可以选择快慢两种节拍 2 2系统设计方案 根据系统设计要求可知 整个系统共有三个输入信号 控制彩灯节奏快慢的基准时钟信号CLK IN 系统清零信号CLR 彩灯节奏快慢选择开关CHOSE KEY 共有16个输出信号LED 15 0 分别用于控制十六路彩灯 据此 我们可将整个彩灯控制器CDKZQ分为两大部分 时序控制电路SXKZ和显示控制电路XSKZ 整个系统的组成原理图如图2 1所示 图2 1彩灯控制器组成原理图 2 3主要VHDL源程序 2 3 1时序控制电路的VHDL源程序 SXKZ VHDLIBRARYIEEE USEIEEE STD LOGIC 1164 ALL USEIEEE STD LOGIC UNSIGNED ALL ENTITYSXKZISPORT CHOSE KEY INSTD LOGIC CLK IN INSTD LOGIC CLR INSTD LOGIC CLK OUTSTD LOGIC ENDENTITYSXKZ ARCHITECTUREARTOFSXKZISSIGNALCLLK STD LOGIC BEGINPROCESS CLK IN CLR CHOSE KEY ISVARIABLETEMP STD LOGIC VECTOR 2DOWNTO0 BEGINIFCLR 1 THEN 当CLR 1 时清零 否则正常工作 CLLK 0 TEMP 000 ELSIFRISING EDGE CLK IN THENIFCHOSE KEY 1 THENIFTEMP 011 THENTEMP 000 CLLK NOTCLLK ELSETEMP TEMP 1 ENDIF 当CHOSE KEY 1 时产生基准时钟频率的1 4的时钟信号 否则产生基准时钟 频率的1 8的时钟信号ELSEIFTEMP 111 THENTEMP 000 CLLK NOTCLLK ELSE TEMP TEMP 1 ENDIF ENDIF ENDIF ENDPROCESS CLK CLLK ENDARCHITECTUREART 2 3 2显示控制电路的VHDL源程序 XSKZ VHDLIBRARYIEEE USEIEEE STD LOGIC 1164 ALL ENTITYXSKZISPORT CLK INSTD LOGIC CLR INSTD LOGIC LED OUTSTD LOGIC VECTOR 15DOWNTO0 ENDENTITYXSKZ ARCHITECTUREARTOFXSKZIS TYPESTATEIS S0 S1 S2 S2 S4 S5 S6 SIGNALCURRENT STATE STATE SIGNALFLOWER STD LOGIC VECTOR 15DOWNTO0 BEGINPROCESS CLR CLK IS CONSTANTF1 STD LOGIC VECTOR 15DOWNTO0 0001000100010001 CONSTANTF2 STD LOGIC VECTOR 15DOWNTO0 1010101010101010 CONSTANTF2 STD LOGIC VECTOR 15DOWNTO0 0011001100110011 CONSTANTF4 STD LOGIC VECTOR 15DOWNTO0 0100100100100100 CONSTANTF5 STD LOGIC VECTOR 15DOWNTO0 1001010010100101 CONSTANTF6 STD LOGIC VECTOR 15DOWNTO0 1101101101100110 六种花型的定义BEGINIFCLR 1 THENCURRENT STATEFLOWERFLOWER F1 CURRENT STATE S2 WHENS2 FLOWERFLOWERFLOWERFLOWER F5 CURRENT STATEFLOWER F6 CURRENT STATE S1 ENDCASE ENDIF ENDPROCESS LED FLOWER ENDARCHITECTUREART 2 3 3整个电路系统的VHDL源程序 CDKZQ VHDLIBRARYIEEE USEIEEE STD LOGIC 1164 ALL ENTITYCDKZQISPORT CLK IN INSTD LOGIC CLR INSTD LOGIC CHOSE KEY INSTD LOGIC LED OUTSTD LOGIC VECTOR 15DOWNTO0 ENDENTITYCDKZQ ARCHITECTUREARTOFCDKZQISCOMPONENTSXKZISPORT CHOSE KEY INSTD LOGIC CLK IN INSTD LOGIC CLR INSTD LOGIC CLK OUTSTD LOGIC ENDCOMPONENTSXKZ COMPONENTXSKZISPORT CLK INSTD LOGIC CLR INSTD LOGIC LED OUTSTD LOGIC VECTOR 15DOWNTO0 ENDCOMPONENTXSKZ SIGNALS1 STD LOGIC BEGINU1 SXKZPORTMAP CHOSE KEY CLK IN CLR S1 U2 XSKZPORTMAP S1 CLR LED ENDARCHITECTUREART 2 4系统仿真 硬件验证 2 4 1系统的有关仿真时序控制电路SXKZ 显示控制电路XSKZ及整个电路系统CDKZQ的仿真图分别如图2 2 图2 3和图2 4所示 图2 2时序控制电路SXKZ仿真图 图2 3显示控制电路XSKZ仿真图 图2 4整个电路系统CDKZQ仿真图 2 4 2系统的硬件验证系统通过仿真后 我们可根据自己所拥有的EDA实验开发系统进行编程下载和硬件验证 考虑到一般EDA实验开发系统提供的输出显示资源有限 我们可将输出适当调整后进行硬件验证 2 5设计技巧分析 1 在时序控制电路SXKZ的设计中 利用计数器计数达到分频值时 对计数器进行清零 同时将输出信号反向 这就非常简洁地实现了对输入基准时钟信号的分频 并且分频信号的占空比为0 5 2 在显示控制电路XSKZ的设计中 利用状态机非常简洁地实现了六种花型的循环变化 同时利用六个十六位常数的设计 可非常方便地设置和修改六种花型 3 对于顶层程序的设计 因本系统模块较少 既可使用文本的程序设计方式 也可使用原理图的设计方式 但对于模块较多的系统