弱上拉.docx

精品文档弱上拉所谓的弱上拉，就是又要上拉，又不强烈。 一般来说，门电路的输出都是VDD上晶体管下晶体管地串联（直立看）的结构，输出是两个晶体管的中间。这两个晶体管分别通断，可形成4种状态：上通下不通输出高电平（第一态），上不通下通输出低电平（第二态），上下都不通（第三态）输出就是一个高阻值。第四种上下都通短路烧毁就是自杀，这是门电路内部的事情，绝对不能发生。 门电路如果输出第三态，而后级电路又是敏感的，就会对这种状态产生认识糊涂，稍有点风吹草动，这个状态就可能在0和1之间胡乱变化，为避免此类事件发生，一般要在这种器件的输入端增加一个上拉电阻，以保证前级输出第三态时，上拉电阻把状态确定到高电平，之所以是高电平，是因为多数门电路都定义低电平为“确定目的”的动作。 因此，上拉就像孩子他叔叔，父母离婚了，妈妈不管孩子，爸爸也不管，暂时就交给叔叔（男性）管吧，任何一个时刻，父母只有有一个提出要管孩子，叔叔只能让步，弱的意思就是如此。 从电路上讲，如果一个电路接了100k上拉，而负载只有1k左右，那么输出如果是三态，此时负载上电压应为0.01*5v左右，确实很低。但是如果输出高电平（老爸提出要孩子了），这100k就不起作用了，输出是一个5V+几十欧姆的串联，即便负载是1k，负载电压也有4伏多。 所以，你的担心根本不存在。建议还是多看些基础的书。弱上拉弱上拉，最简单的讲法就是：比较弱的上拉。一般用在和外围器件的通讯上，比如IIC总线等，但不能用于需要驱动能力的上拉应用中。弱上拉，推挽，开漏是3种输出方式.当设置为弱上拉输出方式,此时各个I/O口与VDD之间约有100K电阻.如输出逻辑电平为1,则输出端有接近VDD的电平出现;如输出为0,则弱上拉电路自动关闭.当输出端处于模拟量输入状态时,弱上拉电路也会自动关闭.当设置为漏及开路,应外接上拉电阻(10K),使I/O口输出为1时,有3.5V以上的高电平输出当设置为推挽输出,至少可驱动20多个LS TTL门电路.可直接驱动外设接口,无须外加驱动总线的芯片(如74LS244,74LS245等),其总线驱动能力比C8051大大加强,而且灵活.比如说做键盘扫描时用什么比较好?你可以通过外加上拉电阻,然后连接按键到I/O口,配置为漏开PROTB和TRISB寄存器PORTB是8位宽度的双向端口。相应的数据由TRISB决定，方法用端口A。端口B的每一个引脚都具有内部弱的上拉电阻。通过一个控制位可以打开所有上拉电阻。这可通过对OPTION7RBPU位的置1，清0来控制。当端口引脚配置成输出时，内部弱上拉电阻被自动关闭。上位是 端口需要的。PORTB的4个引脚RBTRB4具有信号改变中断的功能，只要将这几个引脚配置为输入，就可能引起中断的发生。在输入方式下，引脚的位与最后一次读PORTB的值进行比较，这四个引脚中有任何一个或多个不相同，产生RBIF中端（置INTCON0）。这个中断可能将 器件由SLEEP状态下唤醒。用户在中断服务程序中可以用这样的两个方法之一来清除中断。通过清0RBIE（INT CON3位）关闭中断， 读端口B，则清0 RBIF位。不相等的条件将继续配置1RBIF位为止。读PORTB将结束不相等条件，并允许RBIF被清0。这一特征为软件可配置上拉一起允许用户非常容易的使用PORTB作为键盘输入的接口。也就可以通过按键来唤醒系统。注意：如果正在执行敛僮鳎琁O引脚改变了信号，RBIF中断标志不可能被置成1。建议用改变信号中断作为按键唤醒操作，PORTB只不用改变信号中断，建议不要用查询方式。图47是用端口作键盘接口的原理图其R1为ESD保护而新选择的电阻。使用此接口时，通过软件选择保持内部上拉，即RB4RB7为高，设置为输入方式。RB0RB3输出。任何键被按下，RB4RB7的某一根线将改变从而产生中断。