实验二 运算器实验.doc

实验二 运算器实验1算术逻辑运算实验一实验目的1. 了解简单运算器的数据传输通路。2. 验证运算功能发生器的组合功能。3. 掌握算术逻辑运算加、减、与的工作原理。4. 验证实验台运算的8位加、减、与、直通功能。5. 按给定数据，完成几种指定的算术和逻辑运算。二实验内容1实验原理算术逻辑单元ALU的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。参加运算的两个8位数据分别为A7.0和B7.0，运算模式由S3.0的16种组合决定，而S3.0的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，CN为低位的进位位；F7.0为输出结果，CO为运算后的输出进位位。两个8位数据由总线IN7.0分别通过两个电平锁存器74373锁入，ALU功能如表2-1所示。表2-1ALU181的运算功能选择端高电平作用数据S3 S2 S1 S0M=HM=L 算术操作逻辑功能Cn=L（无进位）Cn=H（有进位）0 0 0 00 0 0 1加10 0 1 0+10 0 1 1减1（2的补码）0 1 0 0加10 1 0 1加加+10 1 1 00 1 1 11 0 0 0加11 0 0 1加11 0 1 0加11 0 1 11 1 0 0*1 1 0 1加11 1 1 0加11 1 1 1注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。三实验步骤（1）设计ALU元件在Quartus II 环境下，用文本输入编辑器Text Editor输入ALU181.VHD算术逻辑单元文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图元件。（2）以原理图方式建立顶层文件工程选择图形方式。根据图2-1输入实验电路图，从Quartus II的基本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。（3）器件选择选择Cyclone系列，在Devices中选择器件EP1C6QC240C8。编译，引脚锁定，再编译。引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程/配置所需要的各种文件。（4）芯片编程Programming（可以直接选择光盘中的示例已完成的设计进行验证实验）打开编程窗口。将配置文件ALU.sof下载进GW48系列现代计算机组成原理系统中的FPGA中。（5）选择实验系统的电路模式是NO.0，验证ALU的运算器的算术运算和逻辑运算功能根据表2-1，从键盘输入数据A7.0和B7.0，并设置S3.0、M、Cy，验证ALU运算器的算术运算和逻辑运算功能，记录实验数据。图2-1 算术逻辑单元ALU实验原理图四实验过程（1）按图2-1所示，在本验证性示例中用数据选择开关（键3控制）的高/低电平选择总线通道上的8位数据进入对应的74373中；即首先将键3输入高电平，用键2、键1分别向A7.0 置数01010101（55H），这时在数码管4/3上显示输入的数据（55H）；然后用键3输入低电平，再用键2、键1分别向B7.0置数10101010（AAH），这时在数码管2/1上显示输入的数据（AAH）；这时表示在图2-1中的两个74373锁存器中分别被锁入了加数55H和被加数AAH。可双击图2-1的ALU181元件，了解其VHDL描述。（2）设定键8为低电平，即M=0（允许算术操作），键6控制时钟SCLK，可设置表2-1的S3.0=0 F。现连续按动键6，设置操作方式选择S3.0=9（加法操作），使数码管8显示9，以验证ALU的算术运算功能： 当键7设置cn=0（最低位无进位）时，数码管7/6/5=0FF（55H+AAH=0FFH）；当键7设置cn=1（最低位有进位）时，数码管7/6/5=100（55H+AAH+1=100H）；（3）若设定键8为高电平，即M=1，键KEY6控制时钟SCLK，设置S3.0=0F，KEY7设置cn=0或cn=1，验证ALU的逻辑运算功能，并记录实验数据。表2-2 A7.0，B7.0设置值检查F7.0SW_B寄存器内容S3 S2 S1 S0MBUSA7.0B7.001010101101010100101010110101010(4) 验证ALU181的算术运算和逻辑运算功能，ALU181模块功能可参照表2-1。表2-3给定了寄存器DRl=A7.0和DR2=B7.0的数据(十六进制)，要求根据此数据对照逻辑功能表所得的理论值(要求课前完成)与实验结果值进行比较(均采用正逻辑0)。(5)表2-4列出了8种常用的算术与逻辑运算要求指定的操作内容，正确选择运算器数据通路、控制参数S3、S2、S1、S0、M，并将实验结果值填入括号内，表中给定原始数据DR1=A7.0和DR2=B7.0，以后的数据取自前面运算的结果。表2-3S3 S2 S1 S0A7.0B7.0算术运算 M=0逻辑运算（M=1）cn=0（无进位）cn=1（有进位）0000AA55F=（ 0AA ） F=（ 0AB ） F=（ 1AA ） 0001AA55F=（ 0FF ） F=（ 100 ） F=（ 100 ） 0010AA55F=（ 155 ） F=（ 156 ） F=（ 0AA ） 0011AA55F=（ 000 ） F=（ 1FF ） F=（000 ） 0100FF01F=（ 001 ） F=（ 002 ） F=（ 1FE ） 0101FF01F=（ 0FF ） F=（ 100 ） F=（ 100 ） 0110FF01F=（ 102 ） F=（ 101 ） F=（ 0FE ） 0111FF01F=（ 101 ） F=（ 100 ） F=（ 000 ） 1000FFFFF=（ 1FE ） F=（ 1FF ） F=（ 000 ） 1001FFFFF=（ 1FE ） F=（ 1FF ） F=（ 1FF ） 1010FFFFF=（ 0FE ） F=（ 0FF ） F=（ 0FF ） 1011FFFFF=（ 0FF ） F=（ 0FE ） F=（ 0FF ） 11005501F=（ 002 ） F=（ 003 ） F=（ 001 ） 11015501F=（ 056 ） F=（ 057 ） F=（ 1AB ） 11105501F=（ 1AC ） F=（ 1AD ） F=（ 055 ） 11115501F=（ 001 ） F=（ 000 ） F=（ 001 ） 表2-48种常用的算术与逻辑运算操作S3 S2S1S0MCnDR1DR2运算关系及结果显示Cn4逻辑乘1011H66FFDR1 DR2DR2( 066 )传送1111HDR1 DR2 ( 066 )按位加0110HDR1DR2DR2( 099 )取反0000HDR2 ( 199 )加10000LHDR2 + 1DR2 ( 067 )求负+ 1 DR2( )加法0001LLDR1 + DR2DR2( 0FF )减法0000LLDR1 DR2DR2( 066 )五实验要求1、做好实验预习，掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。2、写出实验报告，内容是： 实验目的； 按理论分析值填写好表2-2、表2-3和表2-4，给出对应的仿真波形。 列表比较实验数据（2）的理论分析值与实验结果值；并对结果进行分析。实验结果与理论分析值比较，有没有不同？为什么? 通过本实验，你对运算器ALU有何认识，有什么心得体会？六思考题1用VHDL实现输入暂存器74373B的功能，及模式选择计数器LPM_COUNTER的功能。2用VHDL表达整个ALU实验电路的功能，对电路进行仿真、引脚锁定、并在实验台上实现其功能。3用VHDL设计一个简化的8位alu，具有基本算术运算（加、减、带进位加、减）功能和逻辑运算（与AND、或OR、异或XOR、非NOT等）功能，给出仿真波形，并在实验台上实现。4用VHDL设计一个16位的ALU，实现基本的算术逻辑运算，为了节省逻辑资源，建议使用两个8位ALU模块级联而成。5对ALU181进行算术运算和逻辑运算的功能仿真，并记录仿真波形。2带进位算术运算实验一实验目的1. 验证带进位控制的算术运算功能发生器的功能。2. 按指定数据完几种指定的算术运算。二实验原理在实验（1）的基础上增加进位控制电路，将运算器ALU181的进位位送入D锁存器，由T4和CN控制其写入，在此，T4是由键5产生的脉冲信号，这时，CN的功能是电平控制信号（高电平时，CN有效），控制是否允许将进位信号co加入下一加法周期的最低进位位，从而可实现带进位控制运算。图2-2A 带进位控制的ALU三实验步骤（1）根据电路图2-2A和波形图B，首先使键5（T4）和键7（CN）=0；键8（M）和键3（A0_B1）=1；连续按键6，使产生9个脉冲，这时数码管8显示9(作加法运算)；再用键2，键1输入加数9DH（数码管4/3显示9D）；（2）按键3=0，再用键2，键1输入被加数E5H（数码管4、3、2、1分别显示加数和被加数）；再将键8（M）置0，使ALU作算术运算，这时可以从数码管6，5上看到9DH+E5H=82H（低8位和）；（3）先将键7（CN）置为1(允许锁存ALU的进位)，再用键5（T4）产生一个正脉冲，就能将进位锁入D触发器中：数码管7将显示1，表示加法有进位，并被锁；同时可以看到此进位被累加，使数码管6，5=83H。（4）置键8=1，在实验箱上作逻辑运算方面的实验，给出相应的仿真波形图；（5）利用带进位控制，控制T4，分别由低到高输入3个8位加数和被加数，计算24位加法：7AC5E9 H+ BD5AF8H = ？最后按照下表完成实验，记录实验数据，给出对应仿真波形图。S3 S2 S1 S0A7.0B7.0算术运算 M=0逻辑运算（M=1）cn=0（无进位）cn=1（有进位）0101FF01F=（ ） F=（ ） F=（ ） 0110FF01F=（ ） F=（ ） F=（ ） 0111FF01F=（ ） F=（ ） F=（ ） 1000FFFFF=（ ） F=（ ） F=（ ） 1001FFFFF=（ ） F=（ ） F=（ ） 1010FFFFF=（ ） F=（ ） F=（ ） 表2-5四实验要求1、做好实验预习，掌握带进位控制的算术运算功能发生器的功能特性。2、写出实验报告，内容是：实验目的；按理论分析值填写表2-5。列表比较实验数据的理论分析值与实验结果值；并对结果进行分析。实验结果与理论分析值比较，有没有不同？为什么? 五附加实验题和思考题1带进位运算与不带进位运算有何区别？ 2如何实现带进位运算，将上一次运算的进位位用于下一次的运算当中，并实现多个8位数据的（如两个24位数据的加法）运算？在控制电上应作怎样的改动？给出24位加法详细的仿真波形图。 图2-2B带进位控制的ALU的仿真波形3. 移位运算器实验一实验目的1. 验证移位控制的组合功能。二实验原理1、移位运算实验原理图如图2-3所示。移位运算器SHEFT使用VHDL语言编写，其输入/输出端分别与键盘/显示器LED连接。移位运算器是时序电路，在时钟信号到来时状态产生变化，CLK为其时钟脉冲。由S0、S1、M控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。移位运算器的具体功能见表2-7所示：2、电路连接、输入数据的按键、输出显示数码管的定义如图2-3右上角所示。CLK时钟脉冲，通过键5产生01；M 工作模式，M=1时带进位循环移位，由键8控制；C0 允许带进位移位输入，由 键7控制；S 移位模式03，由 键6控制，显示在数码管LED8上；D7.0 移位数据输入，由键（2和1）控制，显示在数码管（2和1）上；QB7.0移位数据输出，显示在数码管（6和5）上；CN移位数据输出进位，显示在数码管（7）上；三实验步骤（1）实验台选择模式0、下载（Configure）到实验台；示例工程文件是1SHEFT.bdf，（2）键入待移位数据。通过键盘键1、键2向D7.0置数01101011（6BH，显示在数码管2和1）。（3）将D7.0装入移位运算器QB7.0。键6设置(S1,S0)=3，键8设置M=0，（S&M=6，允许加载待移位数据，显示于数码8）；此时用键5产生CLK（0-1-0）， 将数据装入（加载进移位寄存器，显示在数码管6和5）。（4）对输入数据进行移位运算。再用键6设置为(S1,S0)=2（S&M=4，显示于数码8，允许循环右移）；连续按键5，产生CLK，输出结果QB7.0（显示在数码管6和5）将发生变化：6BHB5HDAH，（5）键8设置M=1（允许带进位循环右移），观察带进位移位允许控制C0的置位与清零对移位的影响；（6）根据表2-7，通过设置（M、S1、S0）验证移位运算的带进位和不带进位移位功能。四实验要求1、做好实验预习，掌握带进位控制的算术运算功能发