通用微处理器.doc

第五章 通用微处理器5.1 8086/8088 CPU的外特性一、8086/8088 CPU的引脚信号 1) 地址线：，20位地址总线，地址线和数据线分时复用；2) 数据线：，3) ALE：地址锁存信号，高电平时为地址信息，输出；4) ：数据允许信号，输出；5) ：数据收发信号；6) ：读信号，输出；7) ：写信号，输出；8) ：存储器/输入输出控制信号，输出；9) RESET：复位信号，输入；10) NMI：不可屏蔽中断信号，输入；11) INTR：中断信号，输入；12) READY：数据准备好，输入；13) CLK：时钟信号，输入；14) ：最大模式、最小模式控制信号，输入。二、数据和地址信号线的分时复用8282：8位地址锁存器，STB锁存信号，需要3片；8286：8位数据收发器，需要2片。T=1时，数据由A端输入，B端输出；T=0时，数据由A端输出，B端输入；：输出允许。5.2 8086 CPU的内部结构一、8086 CPU的结构特点1. 两级流水结构；2. 总线分时复用；3. 存储空间分段管理；4. 指令集丰富；5. 寄存器组丰富。二、寄存器组1. 数据寄存器组：AX：累加器，BX：基址寄存器，CX：计数器，DX：数据寄存器。2. 指示寄存器和变址寄存器组：SI：源变址器，DI：目的变址器，SP：堆栈指示器，BP：基础指示器。3. 段寄存器：CS：代码段寄存器，DS：数据段寄存器，ES：辅助段寄存器，SS：堆栈段寄存器。4. 程序计数器：IP；5. 标志寄存器：IF进位标志：CF，零标志：ZF，符号标志：SF，溢出标志：OF，辅助进位标志：AF，奇偶标志：PF，方向标志：DF，中断标志：IF，跟踪标志：TF。1：偶数0：低高0：不允许0：奇数1：高低1：允许三、20位地址形成1. 存在的矛盾：8086CPU有20根地址线，寻址能力为1M，而内部的寄存器为16位寄存器，每个寄存器的寻址能力为64K。2. 解决办法：分段寻址，用两个16位寄存器转换为1个20位地址。每个地址分为两部分，段地址和偏移地址，称为一个逻辑地址，表示为段地址:偏移地址。每个段的大小为64K，段地址表示段的起始地址，偏移地址表示段内的地址。一个真实的内存地址称为物理地址，是每个内存单元的唯一的20位地址。3. 逻辑地址和物理地址的转换公式：物理地址 = 10H*段地址 + 偏移地址。一个逻辑地址唯一地对应着一个物理地址，而一个物理地址对应于多个逻辑地址。FFFFH:0 = FFFF0HF000H:FFF0H = FFFF0H4. 偏移地址寄存器与段寄存器之间的默认对应关系：代码段：CS:IP；数据段：DS:BX，DS:SI，DS:DI；堆栈段：SS:SP，SS:BP。5. 段与段之间是有交叠的，相邻段之间相差16Bytes。DS=1000H, CS=1001H数据段的物理地址：10000H1FFFFH代码段的物理地址：10010H2000FH10000H10010H1FFFFH2000FH数据段代码段五、数据在存储器中的存放次序数据在存储器中的存放方式称为字序，8086的存放原则是：低位在前，高位在后。例如：在20000H地址存放55AAHlong inta = 0x22334455;AAH55H20000H20001H55H44H60000H60001H33H22H60002H60003H六、堆栈1. 堆栈的概念堆栈是由栈顶和栈底构成的，每次对数据的操作都是在栈顶进行的。堆栈的操作有两种：入栈 PUSH, 出栈 POP。2. 8086堆栈操作的过程8086中当前堆栈的栈顶由SS:SP指示；入栈过程：PUSHAX假设：SS=9000H, SP=1000H, AX=55AAH1) SP-1SP：SP=0FFFH；2) 将AHSS:SP中：90FFFH=55H；3) SP-1SP：SP=0FFEH;4) 将ALSS:SP中：90FFEH=AAH。出栈操作：POPBX1) SS:SPBL：BL=AAH；2) SP+1SP：SP=0FFFH;3) SS:SPBH：BH=55H4) SP+1SP。入栈出栈栈顶栈底AAH55H90FFEH90FFFH91000H5.3 8086的工作时序8086CPU读数据时序一、T1状态：置高电平，表示存储器读，一直持续到T4状态；地址：由A19A16和AD15AD0送出地址数据；ALE：通知8282对地址数据进行锁存，在ALE的下降沿锁存地址；：输出低电平，表示总线读周期；：输出高电平，禁止8286进行数据收发。二、T2状态：地址线：撤销地址输出，变为高阻态；：变为低电平，指示8282数据流的方向为输入；：输出低电平，给出读信号。三、T3状态：AD15AD0：存储器将数据送到数据总线上。四、T4状态：AD15AD0：CPU在T3状态和T4状态之间的下降沿获取数据；五、Tw状态：当存储器速度比较慢时，在T3状态无法给出数据信号，需要在T3状态和T4状态之间插入等待状态Tw。由外部电路产生一个READY信号输入CPU，CPU在T3的前沿(下降沿)采样READY，若为高电平，则在T3状态和T4状态之间插入Tw状态。在每个Tw状态的前沿继续采样READY信号，直到READY信号为低电平为止。在Tw状态中，CPU等待存储器的