南京信息工程大学数电期末报告.docx

数字逻辑电路实验期末考试实验报告题 目 用JK触发器设计两位二进制同步计数器 专 业_电子信息工程_学生姓名_张迟犇_ 学 号_20131305028_任课老师 裴晓芳 二 14年12月10日第一章主要设计要求1. 用双边沿JK触发器74LS76设计一个两位二进制同步加法计数器。要求完成的主要任务：1. 给出设计过程2. 画出设计电路3. 利用数电实验箱验证设计结果第二章电路设计和原理分析加法器的简介：加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在算术逻辑单元（ALU）之中。加法器可以用来表示各种数值，如：BCD、加三码，主要的是二进制运算。 实验所用芯片引脚图及如下图所示： 真值表 74LS00引脚图实验中的二进制同步加法计数器实在加法器的基础上产生的。而所谓的同步计数器，其特点是，计数脉冲同时接于各位触发器的时钟脉冲输入端，当计数脉冲到来时，各触发器同时被触发,应该翻转的触发器是同时翻转的，没有各级延迟时间的积累问题。同步计数器也可称为并行计数器。在同步二进制加法计数器电路设计中，J-K触发器是同步二进制加法器实现的主要触发器，主从J-K触发器，简称JK触发器。其逻辑符号如图所示。时钟C端加小圆圈，表示C脉冲下降沿触发翻转。当输入JK=00时不管触发器原来处于何种状态，控制门的输出均为1，触发器的状态保持不变；JK=10(或01)若原状态处于0状态，则控制门输出均为1（或0,1），触发器保持0（1）状态不变，若原状态处于1状态，则输出分别为0,1（1），触发器状态置成0（1），即触发器一定为0（1）状态；JK=11若原来处于0状态，则门输出为10，触发器置成1状态，若原来处于1状态，则门输出为01，触发器置成0状态，即触发器的次态与现态相反。特性方程为Qn+1=JQn+KQn|C下降沿。第三章实验过程和实验结果分析问题一：在连接好电路之后，输出两个灯并没有按照预想一样00 01 10 11的变化，只有低位一直的亮灭解决方案：1.检查芯片是否装反2.检查正负级是否接反3.换一个输出发光二极管判断是否为灯泡损坏4.再次检查电路连接是否正确5.检查导线是否能够使用结果：一根导线与实验箱接口松动，没有连通所致问题二：在完成老师附加功能产生一个进位输出时的进位输出一直为高电平解决方案：1.检查芯片是否装反2.检查正负级是否接反3.换一个输出发光二极管判断是否为灯泡损坏4.再次检查电路连接是否正确5.检查导线是否能够使用6.芯片是否已损坏结果： 所用的74LS00 四二与非门已损坏，换一个新的则产生正确实验现象第四章课程学习的总结在这七周得学习过程中我学习到了很多东西。做实验的过程不仅是动手的过程，更加注意的应该是脑手结合的过程，不仅熟练掌握了常用集成器件的使用方法和功能作用，而且也了解如何设计一个具有特定功能的电路。以下是我的学习心得。1. 对数字电路课程的实际应用一般我们做的实验刚好是在课堂上刚学到的知识，立即做实验去巩固强化自己对所学知识的深刻理解并且加深记忆，这样，知识才能不断的被消化，唯有将知识与实践相结合才是我们电子信息工程专业的方向达到将人们所想利用一些逻辑器件通过组合连接实现特定功能的目的。2. 动手能力与独立思考能力的培养上课的过程基本老师讲的较少，好多东西都没有讲，需要自己摸索领悟，自己得出的方法结论是印象最深，记得最牢靠的，其次就是动手能力，不论在纸上模拟的多么好，一放到实际电路板上就出现各种各样的问题，这都是需要克服的，这些也就是经验。3. 认识到细节决定成败细节非常重要，尤其是对于我们工科，一定要有严谨的作风和细心，一个0变成1很有可能改变整个电路的功能，或者疏忽没有看见小圆圈而判别错误低电平有效还是高电平有效，到最后一个电路要用3个芯片要接三四十个接口，如果疏忽大意接错一根而没有发现，最后检查也是非常麻烦的，所以注重细节便能又快又好。课程意见：虽然说上课不需要讲太多内容需要自己领悟，但是老师需兼顾跟不上