通信原理实验99104.doc

精品文档实验1 数字基带信号与AMI/HDB3编译码1.1 实验目的 1、掌握单极性码、双极性码、归零码、非归零码等基带信号波形特点。 2、掌握AMI、HDB3码的编码规则。 3、掌握从HDB3码信号中提取位同步信号的方法。4、掌握集中插入帧同步码同步时分复用信号的帧结构特点。1.2 基本原理 本实验使用数字信源模块和AMI/HDB3编译码模块。 1、数字信源模块本模块是整个实验系统的发终端，模块内部使用+5V电压，其原理方框图如图1.1所示，电原理图如图1.2所示。本模块产生NRZ信号，信号速率约为170.5kbps，帧结构如图1.3所示。信号的帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码同步时分复用信号。实验设备上，数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示“1”码，熄状态表示“0”码。图1.1 数字信源方框图图1.3 信源输出信号帧结构 本模块有以下信号测试点及输出点： CLK晶振信号测试点 BS-OUT信源位定时信号测试点/输出点 FS信源帧定时信号测试点 NRZ-OUT(AK)NRZ信号(绝对码AK) 测试点/输出点图1.2 数字信源模块电原理图 图1.1中各单元与图1.2所示电路图上元器件对应关系如下： 晶振CRY：晶体；U1：反相器7404 并行码产生器K1、K2、K3：8位手动开关，从左到右依次与帧同步码、数据1、数据2相对应；发光二极管：左起分别与一帧中的24位代码相对应 八选一U5、U6、U7：8位数据选择器4512而分频器、三选一、倒相器、抽样等单元由一片CPLD（Altera公司的EPM7064芯片或其全兼容芯片ATMEL公司的ATF1504AS）完成。下面对其工作过程进一步说明。 （1）分频器首先完成13分频，输入信号频率为4433KHz，输出信号频率为341KHz。然后进行16分频，由16分频器提供BS、S1、S2、S3等4个信号，分别是2分频、4分频、8分频及16分频信号。2分频产生的BS位定时信号，频率为170.5kHz。S1、S2、S3为3个选通信号，频率分别为BS信号频率的1/2、1/4和1/8。再对S3信号作3分频，分别输出选通信号S4、S5，这两个信号的频率相等、等于S3信号频率的1/3对应帧时钟频率。 分频器输出的S1、S2、S3、S4、S5等5个信号的波形如图1.4所示。 （2）八选一采用8路数据选择器4512，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表1.1所示，表中表示任意值。U5、U6和U7的地址信号输入端A、B、C并连在一起并分别接S1、S2、S3信号，它们的8个数据信号输入端x0 x7分别与K1、K2、K3输出的8个并行信号连接。由表1.1可以得出U5、U6、U7的输出信号，它们都是速率为170.5kbps、以8位为周期的串行信号。表1.1 4512真值表CBAINHDISZ00000x000100x101000x201100x310000x410100x511000x611100x71001高阻（3）三选一三选一电路原理同八选一电路，不过是利用CPLD实现。S4、S5信号作为选通信号，控制输入到CPLD的三个八选一单元的串行数据不同时段输出。这样NRZ输出端即是一个速率为170.5kbps的同步时分复用信号，此信号为单极性非归零信号（NRZ）。图1.4 分频器输出信号波形 （4）倒相与抽样 图1.1中的NRZ信号的脉冲上升沿或下降沿比BS信号的下降沿稍有点迟后。在数字调制模块中，有一个将绝对码变为相对码的电路，要求输入的绝对码信号的上升沿及下降沿与输入的位定时信号的上升沿对齐，而这两个信号由数字信源提供。倒相与抽样就是为此而设计的，它们使NRZ-OUT及BS-OUT信号满足数字调制模块中码变换电路的要求。FS信号、NRZ-OUT信号之间的相位关系如图1.5所示，图中NRZ-OUT的无定义位为0，帧同步码为1110010，数据1为11110000，数据2为00001111。FS信号的低电平和高电平持续时间分别为16个和8个数字信号码元周期，其上升沿与第一组信息码中第8位的起始时间对齐。图1.5 FS、NRZ-OUT波形 FS信号可用作示波器的外同步触发信号，以便观察实验1实验8中的有关信号。 2. AMI/HDB3编译码模块 本模块的原理框图如图1.6所示，电原理图如图1.7所示，图中NRZ-IN接信源模块的输出信号NRZ-OUT，BS-IN接信源模块的输出位定时信号BS-OUT，它们已在印刷电路板上连通。模块内部使用+5V和-5V电压，其中-5V电压由-12V电源经三端稳压器7905变换得到。本模块有以下信号测试点： NRZ译码器输出信号测试点 BS-R锁相环输出的位同步信号测试点 AMI-HDB3编码器输出信号测试点 BPF带通滤波器输出信号测试点 DET整流器输出信号测试点图1.6 AMI/HDB3编译码方框图本模块上的开关K4用于选择编译码对应的码型，K4置于左边时选择AMI码，置于右边选择HDB3码。 本模块核心单元AMI/HDB3编译码器是和信源部分单元共用一片CPLD完成的，其设计实现方法在附录中有详细介绍。 图1.6中其他单元与图1.7所示电路图上元器件的对应关系如下： 单双极性变换器U11：模拟开关74HC4052 双单极性变换器U12：非门74HC04 相加器U17：或门74LS32 带通滤波器 U13、U14：运放UA741 限幅放大器U15：运放LM318 锁相环U16：集成锁相环CD4046图1.7 AMI/HDB3编译码模块电原理图HDB3码的编码规律是：4个连“0”二进制信息码用取代节“000V”或“B00V”代替，当两个相邻V码中间有奇数个信息“1”码时取代节为“000V”，有偶数个信息“1”码（包括0个信息“1”码）时取代节为“B00V”；其它的信息码中“0”码编码后仍为“0”码；信息码的“1”码编码后变为“+1”码或“-1”码。HDB3码中“1”、“B”的符号与其前一个非“0”码的符号相反，符合交替反转原则；而“V”的符号与其前一个非“0”码的符号相同，破坏了符号交替反转原则；但相邻V码的符号又是交替反转的。AMI码与HDB3码波形的占空比为0.5，即“+1”码、“+B”码和“+V”码对应正脉冲，“-1”码、“-B”码和“-V”码对应负脉冲，而正脉冲和负脉冲的宽度与码元周期TS的关系是=0.5TS 。设信息码为1000 0110 0000 1000 0000 0010，则NRZ码、AMI码，HDB3码及其波形如图1.8所示。图1.8 NRZ码、AMI码及HDB3码波形图图1.9 AMI码、HDB3码、RZ码(t=0.5TS)频谱示意图分析表明，AMI码及HDB3码的功率谱如图1.9所示，它不含有离散谱fS成份（fS =1/TS，等于位定时信号频率）。在通信的终端需将它们译码为NRZ码才能送给数字终端机或数模转换电路。在做译码时必须提供位同步信号。工程上，可以将AMI或HDB3码数字信号进行整流处理，得到占空比为0.5的单极性归零码。这种信号的功率谱也在图1.11中给出。由于整流后的AMI码、HDB3码中含有离散谱fS ，故可用一个窄带滤波器得到频率为fS的正弦波，整形处理后即可得到位同步信号。当然，也可以将整流后的AMI码或HDB3码直接送给数字锁相环，从而提取位同步信号。下面简单说明模块的工作过程：CPLD对输入信号NRZ以BS为时钟进行分析处理（详细处理方法和过程见附录2），输出两路并行信号+H-OUT和-H-OUT，它们都是半占空比的正脉冲信号，分别与AMI或HDB3码的正极性信号及负极性信号相对应。这两路信号经单双极性变换后得到AMI码或HDB3码。 双单极性变换及相加器构成一个整流器。整流后的AMI或HDB3（即DET）信号含有位定时信号频率离散谱。本模块中带通滤波器实际是一个正反馈放大器。当无输入信号时，它工作在自激状态，输入信号将放大器的自激信号频率向码速率方向牵引。它的输出信号（即BPF）是一个幅度和周期都不恒定的准周期信号。对此信号进行限幅放大处理后得到幅度恒定、周期变化的脉冲信号，仍不能将此信号作为译码器的位同步信号，需作进一步处理。当锁相环的自然谐振频率足够小时，对其输入信号可等效为窄带带通滤波器。本模块中采用电荷泵锁相环构成一个Q值约为35的的窄带带通滤波器，它可以减小其输入脉冲的周期变化，从而输出一个符合译码器要求的位同步信号BS-R。 译码时，需将AMI或HDB3码的正脉冲和负脉冲变换成两路单极性信号送到CPLD，此任务由双单极性变换电路来完成。 当信息代码连“0”个数太多时，从AMI码中较难于提取稳定的位同步信号，而HDB3中连“0”个数最多为3，这对提取高质量的位同信号是有利的。这也是HDB3码优于AMI码之处。在实际工程中的AMI与HDB3编译码电路里，单双极性变换器一般由变压器完成；双单极性变换电路一般由变压器、自动门限控制和整流电路完成。本实验目的是掌握HDB3编码规则，及位同步提取方法，故对极性变换电路作了简化处理。1.3 实验内容及实验步骤1、 熟悉数字信源模块和AMI/HDB3编译码模块的工作原理，接好电源线，打开实验设备电源开关。2、 用示波器观察数字信源模块上的各种信号波形。 将示波器置于外同步触发状态，用信源模块的FS信号作为示波器的外同步触发信号。示波器探头的地线接在信源模块的GND点，进行下列观察： （1）示波器的两个通道探头分别接信源模块的测试点NRZ-OUT和BS-OUT，对照发光二极管的发光状态，判断数字信源模块是否已正常工作（“1”码对应的发光管亮，“0”码对应的发光管灭）； （2）用开关K1产生代码1110010（为任意代码，1110010为7位帧同步码），K2、K3产生任意信息代码，观察NRZ码特点（只有正脉冲且“1”码的脉冲宽度等于位时钟周期）以及集中插入帧同步码同步时分复用信号帧结构特点（帧同步码被集中插入到每一帧的固定位置，各路数据占有各自固定的时隙）。3、 用示波器观察并记录AMI/HDB3编译码模块的各种波形。（1） 示波器的两个探头CH1和CH2分别接信源模块的测试点NRZ-OUT和AMI/HDB3模块的测试点AMI-HDB3，将信源模块的K1、K2、K3每一位都置1，观察并记录全1码对应的AMI码（开关K4置于左方AMI端）波形和HDB3码（开关K4置于右方HDB3端）波形。再将K1、K2、K3置为全0，观察并记录全0码对应的AMI码和HDB3码波形。（观察时应注意：AMI码和HDB3码波形的占空比为0.5；编码输出信号AMI-HDB3比输入信号NRZ-OUT滞后了约4个码元。）（2）将K1、K2、K3置于0111 0010 0000 1100 0010 0000态，观察并记录对应的AMI码和HDB3码。（3）将K1、K2、K3置于任意状态，CH1接信源模块的NRZ-OUT。K4先置左方AMI端，CH2依次接AMI/HDB3模块的DET、BPF、BS-R和NRZ，观察并记录这些信号波形；再将K4置右方HDB3端，再次观察并记录DET、BPF、BS-R和NRZ等信号波形。观察记录时应注意： AMI/HDB3模块的NRZ信号（译码输出）滞后于信源模块的NRZ-OUT信号（编码输入）约8个码元。 DET是占空比等于0.5的单极性归零信号。 BPF信号是一个幅度和周期都不恒定的准正弦信号，BS-R是一个周期基本恒定（等于一个码元周期）的TTL电平信号。 信源代码连“0”个数越多，越难于从AMI码中提取位同步信号（或者说要求带通滤波的Q值越高，因而越难于实现），而HDB3码则不存在这种问题。本实验中若24位信源代码中连“0”很多时，则难以从AMI码中得到一个符合要求的稳定的位同步信号，因此不能完成正确的译码（由于分离参数的影响，各实验设备所能观察到的现象可能不同。一般可将信源代码置成只有1个“1”码的状态来观察上述现象）。1.4 实验思考题1集中插入帧同步码同步时分复用信号的帧结构有何特点？ 2. 根据实验观察和纪录回答：（1）非归零码和归零码的特点是什么？（2）与信源代码中的“1”码相对应的AMI码及HDB3码是否一定相同？为什么？3. 设信源代码为全“1”码或全“0”码或0111 0010 0000 1100 0010 0000，给出对应的AMI码及HDB3码的代码和波形。4. 总结用滤波法从HDB3码中提取位同步信号的原理。5. 占空比为0.5的单极性归零码的功率谱密度公式为式中fs=1/Ts，P为“1”码的概率，G( f )=0.5TsSa(0.5pf/fs) 。试用此公式说明：为什么信息代码中的连“0”码越长，越难于从AMI码中提取位同步信号，而HDB3码则不存在此问题。实验2 数字调制2.1 实验目的 1、掌握绝对码(AK)、相对码(BK)的概念以及它们之间的关系。 2、掌握用键控法产生2ASK、2FSK、2DPSK信号的方法。 3、掌握BK与2PSK信号波形之间的关系、AK与2DPSK信号波形之间的关系。4、 了解2ASK、2FSK、2DPSK信号的频谱与数字基带信号频谱之间的关系。2.2 实验原理数字调制分为二进制调制和多进制调制，二进制调制是多进制调制的基础。在HUST TX系列实验设备中只包含二进制数字调制，多进制调制实验由仿真软件实现，需要仿真软件的读者可以向作者索取，当然也可以使用有关商业软件或自己开发。本实验使用数字信源模块和数字调制模块。信源模块向调制模块提供数字基带信号和位定时信号。调制模块将输入的绝对码AK（NRZ码）变为相对码BK、用键控法产生2ASK、2FSK、2DPSK信号。调制模块内部使用+5V电源。数字调制模块的原理方框图如图2.1所示，电原理图如图2.2所示。图中CLK-IN接信源模块晶振的输出信号CLK，NRZ-IN(AK)接信源模块的输出信号NRZ-OUT（AK），BS-IN接信源模块的输出位定时信号BS-OUT，它们已在印刷电路板上连通。图2.1 数字调制方框图 数字调制模块上有以下信号测试点： CAR2DPSK和2ASK的载波信号测试点 BK相对码测试点 2DPSK2DPSK信号测试点，VP-P0.5V 2FSK2FSK信号测试点，VP-P0.5V 2ASK2ASK信号测试点，VP-P0.5V图2.2 数字调制模块电原理图 图2.1中各单元与图2.2中元器件的对应关系如下： 2（A）U18B：双D触发器74LS74 2（B）U9B：双D触发器74HC74 滤波器AV1：三极管9013，电感L1，电容C7 滤波器BV6：三极管9013，电感L2，电容C2 码变换器U18A：双D触发器74LS74；U19A：异或门74LS86 2ASK调制器U22：三路二选一模拟开关4053 2FSK调制器U22：三路二选一模拟开关4053 2PSK调制器U21：八选一模拟开关4051 放大器V5：三极管9013 射随器V3：三极管9013数字调制模块将数字信源模块晶振的输出信号CLK进行2分频、滤波后，得到2ASK和2DPSK的载波信号，频率为2.2165MHz。放大器的发射极和集电极输出两个频率相等、相位相反的信号，这两个信号分别被BK的“0”码和“1”码选通。2FSK信号有两个载波信号，一个是2ASK信号的载波，另一个是将CLK信号进行4分频、滤波得到的。 2PSK、2DPSK信号波形与信息代码的关系如图2.3所示。图中假设码元宽度等于载波周期的1.5倍。2PSK信号的相位与信息代码的关系是：前后码元相异时，2PSK信号相位变化180；相同时，2PSK信号相位不变，可简称为异变同不变。2DPSK信号的相位与信息代码的关系是：码元为“1”时，2DPSK信号的相位变化180；码元为“0”时，2DPSK信号的相位不变，可简称为“1”变“0”不变。图2.3 2PSK、2DPSK信号波形示意图 应该说明的是，此处所说的相位变或不变，是指将本码元内信号的初相与上一码元内信号的末相进行比较，而不是将相邻码元信号的初相进行比较。实际工程中，2PSK和2DPSK信号的载波频率与码速率之间可能是整数倍关系也可能是非整数倍关系。但不管是那种关系，上述结论总是成立的。 本数字调制模块用码变换2PSK调制方法产生2DPSK信号，原理方框图及波形图如图2.4所示。相对于绝对码AK，2PSK调制器的输出就是2DPSK信号；相对于相对码BK、2PSK调制器的输出是2PSK信号。图中设码元宽度等于载波周期，已调信号的相位与AK的关系是“1”变“0”不变，与BK的关系是异变同不变，由AK到BK的变换也符合“1”变“0”不变规律。 图2.4中已调制信号波形也可能具有相反的相位，BK也可能具有相反的序列即00100，这取决于载波的参考相位以及异或门电路的初始状态。 (b) 波形图图2.4 2DPSK调制器方框图及波形图2PSK解调器输出信号存在相位模糊现象，而2DPSK解调器输出信号则不存在此现象，故实际通信中一般采用2DPSK而不用2PSK，此问题将在数字解调实验中再详细介绍。2PSK信号的时域表达式为 S(t)= m(t)Coswct （2.1）式中m(t)为双极性非归零码(BNRZ)，当“0”、“1”等概时m(t)中无直流分量，S(t)中无载频分量，2DPSK信号的时域表达式与2PSK相同，只是式中的m(t)为相对码对应的基带信号。 2ASK信号的时域表达式与2PSK相同，但m(t)为单极性非归零码(NRZ)，NRZ中有直流分量，故2ASK信号中有载频分量。 相位不连续2FSK信号可看成是用AK和调制不同载频信号形成的两个2ASK信号相加，时域表达式为 （2.2) 式中m(t)为NRZ码。 设码元宽度为TS，fS =1TS在数值上等于码速率，2ASK、2PSK（2DPSK）、2FSK的功率谱密度如图2.5所示。可见，2ASK、2PSK（2DPSK）的功率谱是数字基带信号m(t)功率谱的线性搬移，故常称2ASK、2PSK（2DPSK）为线性已调信号。而2FSK的功率谱与m(t)的功率谱之间不是线性搬移关系，称为非线性已调信号。在多进制数字已调信号中，MASK、MPSK、MDPSK、及MQAM信号是线性已调信号，MFSK信号是非线性已调信号。应特别说明的是，在现代通信中，常将矩形数字基带信号进行低通滤波器处理后与载波信号相乘，从而构成二进制或多进制线性已调信号，低通滤波器的频率特性为余弦滚降特性或其开平方。为了方便用示波器观察已调信号波形，HUST TX系列实验设备中仍采用矩形信号作为调制器的基带信号。另外在本实验系统中m(t)是一个周期信号，故m(t)有离散谱，因而2ASK、2PSK（2DPSK）、2FSK也具有离散谱。图2.5 2ASK、2PSK（2DPSK）、2FSK信号功率谱2.3 实验内容及实验步骤 1、熟悉数字调制模块的工作原理。接通电源，打开实验箱电源开关。将数字调制模块单刀双掷开关K7置于左方N端，使信源输出周期性NRZ信号（而非m序列信号）作为调制器的基带信号。2、将示波器置于外同步触发状态，用数字信源模块的FS信号作为示波器的外同步触发信号。示波器CH1接信源模块的NRZ-OUT(AK)，CH2接数字调制模块的BK，信源模块的K1、K2、K3置于任意状态（非全0），观察并记录AK、BK波形。3、示波器CH1接2DPSK，CH2分别接AK及BK，观察并记录其波形。观察时应注意： 若用20MHz模拟示波器观察，可将时基扩展MAG开关置于X10档，以便更清晰地观察到多个码元周期内2PSK信号或2DPSK信号波形。 若用模拟示波器观察，带衰减探头的灵敏度应置于X10档，以减小探头输入电容对信号波形的影响。 接已调信号的示波器探头(CH1)的地线应接在数字调制模块的GND点，以免已调信号相位不连续处出现较大的毛刺。 几种已调信号幅度远小于基带信号的幅度，观察时要适当调节示波器CH1通道的幅度旋钮，增加此通道的灵敏度。4、示波器CH2接AK、CH1依次接2FSK和2ASK；观察这两个信号与AK的关系（“1”码与“0”码对应的2FSK信号的幅度可能略有不同）。2.4 实验思考题1、设绝对码为全1、全0或1001 1010，求相对码。2、设相对码为全1、全0或1001 1010，求绝对码。 3、设信息代码为1001 1010，假定载频分别为码元速率的1倍和1.5倍，画出2DPSK及2PSK信号波形。 4、总结绝对码至相对码的变换规律、相对码至绝对码的变换规律。5、 总结2DPSK信号的相位变化与信息代码(即绝对码)之间的关系以及2DPSK信号的相位变化与相对码之间的关系（即2PSK的相位变化与信息代码之间的关系）。实验4 数字解调4.1 实验目的 1. 掌握2DPSK相干解调原理。2. 掌握2FSK过零检测解调原理。4.2 实验原理可用相干解调或差分相干解调法（相位比较法）解调2DPSK信号。在相位比较法中，要求载波频率为码速率的整数倍，当此关系不能满足时只能用相干解调法。在HUST TX系列实验设备中，2DPSK载波频率等于码速率的13倍，两种解调方法都可用。实际工程中相干解调法用得最多。2FSK信号的解调方法有：包络检波法、相干解调法、鉴频法、过零检测法等。TX系列实验设备采用相干解调法解调2DPSK信号，采用过零检测法解调2FSK信号。2DPSK模块内部使用+5V、+12V和-12V电压，2FSK模块内部使用+5V电压。图4.1为两个解调器的原理方框图，其电原理图如图4.2所示，图中2DPSK-IN信号及2FSK-IN信号分别接数字调制模块输出的2DPSK信号及2FSK信号，CAR-IN信号接载波同步模块输出的CAR-OUT信号，它们已在印刷电路板上连通。图4.1 数字解调方框图在实际应用的通信系统中，解调器的输入端都有一个带通滤波器用来滤除带外的信道噪声并确保系统的频率特性符合无码间串扰条件。在TX系列实验设备中为了简化实验设备，方便观察信号波形，数字调制的输出端没有带通滤波器，信道是理想的，解调器输入端也没有带通滤波器。 2DPSK解调模块上有以下信号测试点及输入输出点： MU相乘器输出信号测试点 LPF低通、运放输出信号测试点 VC比较器比较电压测试点 CM比较器输出信号测试点/输出点 BK解调输出相对码测试点 AK-OUT解调输出绝对码测试点/输出点图4.2 数字解调模块电原理图 VC比较器比较电压测试点 CM比较器输出信号测试点/输出点 BK解调输出相对码测试点 AK-OUT解调输出绝对码测试点/输出点 BS-IN位同步信号输入点 2FSK解调模块上有以下信号测试点及输入输出点： FD2FSK过零检测器输出信号测试点 LPF低通滤波器输出信号测试点 CM比较器输出信号测试点/输出点 BS-IN位同步信号输入点 AK-OUT解调输出信号的测试点/输出点 图4.1(a)中各单元与图4.2(a)中元器件的对应关系如下： 相乘器U29：模拟乘法器MC1496 低通滤波器R31；C2 运算放大器U30：运算放大器UA741 比较器U31：比较器LM311 抽样器U32:A：双D触发器7474 码反变换器U32:B：双D触发器7474；U33:A：异或门7486 图4.1(b)中各单元与图4.2(b)中元器件的对应关系如下： 整形电路1U34:A：反相器74HC04 单稳电路1U35:A：单稳态触发器74123 单稳电路2U35:B：单稳态触发器74123 相加器U36：或门7432 低通滤波器U37：运算放大器LM318；若干电阻、电容 整形电路2U34:B：反相器74HC04 抽样器U38:A：双D触发器7474 2DPSK相干解调电路中的有关信号波形如图4.3所示，图中假设绝对码为1101011，下面对一些具体问题加以说明。 信源是周期为24bit的周期信号，当24bit的相对码BK中“1”码和“0”码个数不相等时，相乘器U29的输出信号MU及低通滤波器输出信号LPF是正负不对称的信号。在实际的2DPSK通信系统中，抽样判决器输入信号是一个均值为0且正负对称的信号，因此最佳判决电平为0。TX系列实验设备中，判决电平VC是可以调节的。当VC=0而相对码BK中“1”码和“0”码个数差别太大时，可能出现误判决，即解调器出现误码。因为此时LPF信号的正电平或负电平非常接近0电平，抽样脉冲（位同步信号）稍不理想就会造成误码。电位器R39用来调节判决电平，当BK中“1”码与“0”码个数差别比较大时出现误码时，可调节R39使VC接近LPF信号的中值。实际通信系统中的2DPSK相干解调器（或差分相干解调器）是针对随机信号，不需要调节判决电平。 比较器的输出信号CM为TTL电平信号，它不能作为相对码直接送给码反变器，因为它并不是一个标准的单极性非归零码，其单个“1”码对应的正脉冲的宽度和单个“0”码对应的零电平的宽度可能小于码元宽度、也可能大于码元宽度。另外，当LPF中有噪声时，CM中还会出现噪声脉冲（由于在TX系列实验设备中信道是理想的，接收机输入信号中无噪声，故实验时观察不到此脉冲噪声）。 异或门74LS86输出的绝对码波形的高电平上叠加有小的干扰信号，经U34整形后即可去掉。图4.3 2DPSK相干解调波形示意图 2FSK解调器工作原理及有关问题说明如下。 图4.4为2FSK过零检测解调器各点波形示意图，图中设“1”码载频等于码速率的两倍，“0”码载频等于码速率，信息代码为101。 整形电路1和整形电路2的功能与比较器类似，在74HC04的输入端将均值为0的输入信号叠加在2.5V上。74HC04的状态转换电平约为2.5V，可把输入信号进行硬限幅处理。整形电路1将正弦2FSK信号变为TTL电平的2FSK信号。整形电路2和抽样电路共同构成一个判决电平为2.5V的抽样判决器。 单稳电路1、单稳电路2分别被设置为上升沿触发和下降沿触发，它们与相加器一起共同对TTL电平的2FSK信号进行微分、整流处理。电位器R43和R44决定上升沿脉冲宽度及下降沿脉冲宽度（它们应基本相等）。 用R48可以调节滤波器的频率特性及LPF信号幅度，LPF不是TTL电平信号且不是标准的非归零码，必须进行抽样判决处理。 低通滤波器是一个有源滤波器，具有低通滤波和倒相功能。 整形电路2对输入信号进行硬限幅和倒相处理。图4.4 2FSK过零检测解调器各点波形示意图4.3 实验内容及实验步骤本实验使用数字信源模块、数字调制模块、载波同步模块、2DPSK解调模块及2FSK解调模块，它们之间的信号连接方式如图4.5所示,其中实线是指已在印刷电路板上布好的，虚线是在实验过程中由实验者自己连接的。实际通信系统中，解调器需要的位同步信号来自位同步提取模块。本实验中位同步信号直接来自数字信源。在做2DPSK解调实验时，位同步信号送给2DPSK解调模块，做2FSK解调实验时则送到2FSK解调模块。图4-5 数字解调实验连接图 1. 复习前面实验的内容并熟悉2DPSK解调模块及2FSK解调模块的工作原理，接通实验箱电源。将数字调制模块单刀双掷开关K7置于左方NRZ端。 2. 检查数字信源、数字调制及载波同步模块是否工作正常，载波同步模块的锁相环应处于锁定状态。 3. 2DPSK解调实验 （1）将数字信源模块的BS-OUT用信号连线连接到2DPSK解调模块的BS-IN处。将示波器置于外同步触发状态，以信源模块的FS信号作为示波器外同步触发信号。将示波器的CH1接数字调制模块的BK，CH2（建议使用示波器探头的x10衰减档）接2DPSK解调模块的MU。MU与BK同相或反相，其波形应接近图4.3所示的理论波形。 （2）示波器的CH2接2DPSK解调模块的LPF，可看到LPF与MU同相。当一帧内BK中“1”码和“0”码个数相同时，LPF的正、负极性信号电平与0电平对称，否则不对称。（3）示波器的CH1接VC，调节电位器R39，使VC为LPF的中值电平（当BK中“1”与“0”等概时LPF的中值为0电平）。（4）观察记录数字调制模块的BK与2DPSK解调模块的MU、LPF、BK之间的关系，再观察记录数字信源模块中AK信号与2DPSK解调模块的MU、LPF、BK、AK-OUT信号之间的关系。（5）断开、接通电源若干次，改变数字调制模块的CAR信号与载波同步模块的CAR-OUT信号的相位关系，重新进行步骤（4）中的观察并记录差别。（6）将数字调制模块单刀双掷开关K7置于右方M序列端，此时数字调制器输入的基带信号是m序列。用示波器观察2DPSK解调模块中的LPF信号，即可看到无噪声时的眼图，请记录如下： 4. 2FSK解调实验将数字调制模块单刀双掷开关K7还原置于左方NRZ端。将数字信源模块的BS-OUT用信号连线换接到2FSK解调模块的BS-IN处，示波器探头CH1接数字信源模块中的AK，CH2分别接2FSK解调模块中的FD、LPF、CM及AK-OUT，观察2FSK过零检测解调器的解调过程并记录（注意：低通滤波器及整形电路2都有倒相作用）。4.4 实验思考题 1. 设绝对码为1001101，根据实验观察得到的规律，画出当相干载波频率等于码速率的1.5倍，CAR-OUT与CAR同相或反相时，2DPSK相干解调器中MU、LPF、BS、BK、AK等信号的波形示意图，总结2DPSK克服相位模糊现象的机理。实验六 帧同步6.1 实验目的 1. 掌握集中插入式帧同步码识别器工作原理。 2. 掌握同步保护原理。3. 掌握假同步、漏同步、捕捉态（失步态）、维持态（同步态）等概念。6.2 实验原理在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码。帧同步码可以集中插入，也可以分散插入。在HUST TX系列实验设备中帧同步识别码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图如图6.1所示，电原理图如图6.2所示，其内部使用+5V电压。图6.1 帧同步模块原理框图 本模块有以下信号测试点及输入点： S-IN数字基带信号输入点 BS-IN位同步信号输入点 GAL巴克码识别器输出信号测试点 2424分频器输出信号测试点 TH判决门限电平测试点 FS帧同步信号测试点图6.2 帧同步模块电原理图 图6.1中各单元与图6.2中的元器件对应关系如下： 24 U60、U61：计数器4017；U58:C、U58:B：或门4071 移位寄存器U50、U51：四位移位寄存器74175 相加器 U52：可编程逻辑器件GAL20V8 判决器U53：可编程逻辑器件GAL20V8 单稳电路U59:B：单稳态触发器4528 与门1U56:A：与门7408 与门2U56:C：与门4708 与门3U56:D：与门7408 与门4U56:B：与门7408 或门U58:A：或门4071 3U54：计数器4017 触发器U55:A：JK触发器4027 从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别器包括移位寄存器、相加器和判决器，图6.1中的其余部分完成同步保护功能。移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克码全部进入移位寄存器时，U50的Q1、Q2、Q3、Q4及U51的Q2、Q3、Q4都为高电平，它们输入到相加器U52的数据输入端D0D6，使U52的输出端Y0、Y1、Y2都为高电平，表示其输入端为7个高电平。Y2Y1Y0的不同状态表示了U52输入端为高电平的个数，若Y2Y1Y0=100，则表示输入端有4个高电平，依此类推。判决器U53有6个输入端。IN2、IN1、IN0分别与U52的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相连，L2、L1已设置为高电平，而L0由同步保护电路控制，可能为高电平也可能为低电平。在帧同步模块电路中有三个发光二极管指示灯P1、P2、P3与判决门限控制电压相对应，即从左到右与L2、L1、L0一一对应，灯亮对应高电平，灯熄对应低电平。判决电平测试点TH就是信号L0，它与最右边的指示灯P3状态相对应。当L2L1L0=111时判决门限为7，三个灯全亮，TH为高电平；当L2L1L0=110时判决门限为6，P1和P2亮，而P3熄，TH为低电平。当U52输入端为高电平的个数大于或等于判决门限时，识别器就输出高电平。当基带信号里的帧同步码无错误时，把位同步信号和数字基带信号输入到移位寄存器后，识别器就会有帧同步识别信号GAL输出，信号波形及时序关系如图6.3所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。图中还给出了24信号及帧同步器最终输出的帧同步信号FS，FS的上升沿与GAL的上升沿在理论上应对齐，但由于电路的时延影响，FS的上升沿稍滞后于GAL的上升沿。24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相同。当识别器输出一个GAL脉冲信号时（即捕获到一组正确的帧同步码），在GAL信号和同步保护器的作用下，24电路置零，从而使24分频器输出的24信号下降沿与GAL信号的上升沿对齐。24信号再送给后级的单稳电路，单稳电路设置为下降沿触发，其输出信号的上升沿与24信号的下降沿对齐。图6.3 帧同步器信号波形帧同步信号FS是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。电路中同步保护器的作用是减小假同步和漏同步概率，其工作原理如下。当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即GAL为低电平），与门1关闭（或门输出信号不能通过与门1）、与门2打开（单稳输出信号可以通过与门2），单稳输出信号通过与门2后输入到3电路，3电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无输出信号，此时Q的高电平把判决器的门限置为7（P3灯亮），且关闭或门（或门输出保持高电平），打开与门1（判决器输出可以通过与门1），同步器处于捕捉态。只要识别器输出一个正脉冲GAL信号（因为判决门限比较高，这个正脉冲GAL信号是正确的帧同步信号的概率很高），与门4就可以输出一个置零脉冲使24分频器置零，24分频器输出一个与GAL信号同频同相的的周期信号（见图6.3）。识别器输出的GAL脉冲信号通过与门1后使状态触发器置“1”，从而打开与门3，输出帧同步信号FS，同时使判决器门限降为6（P3灯熄）、打开或门、同步器进入维持态。在维持态下，因为判决门限较低，故识别器的漏识别概率减小，假识别概率增加。但假识别信号与单稳输出信号不同步，故与门1、与门4不输出假识别信号，从而使假识别信号不影响24电路及触发器的工作状态，与门3输出的仍