数字逻辑课程设计报告

一 设计题目数字式竞赛抢答内容与要求：设计制作一个可容纳八组参赛的数字式抢答器，每组抢答按钮供抢答时使用，且电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，若参赛者按抢答开关，则该组指示灯亮并用组别显示电路显示出抢答者的组别，同时电路应具有自锁功能，使别的抢答开关不起作用。还要设置计分（含加分与扣分）电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别电路显示出犯规组别。 二 设计方式和要求1 在电脑上应用虚拟电子工作台（EWB）进行设计，调试，仿真；2 要求有课题综述，电路设计框，逻辑电路计算图，可在 EWB模拟运行通过；3 每人独立完成课程设计。 4 每个人都要进行电脑演示课程设计答辩，时间约为 510 分钟；5 答辩后课程设计报告。三 .所用器件4516（二进制向上向下计算器）8 个 76116（锁存器）1 个74148（8-3 优先编码器）1 个74138（3-8 译码器）1 个显示译码器，开关，电源若干，逻辑门若干，方波发生器，蜂鸣器等四 .抢答器方框图锁存器优先器报警电路主持人开关加减分开关译码器五. 器件功能及电路分析1 74148（8-3 优先编码器）分析：当第 7 个管脚为 0 时第 6 个时为 1，5 为 2，4 为 3，2 为显示器5，1 为 6，0 为 7，全为 1 时为 8（又由于 8 二进制应为 1000，与A3=GS，并且第 7 个管脚作用）结论：实现 8 个开关转换成 2 进制数，电路图如下：2 76116（锁存器）输入 输出输入 输出0 1 2 3 4 5 6 7 A2 A1 A0 GSx x x x x x x 0 0 0 0 0x x x x x x 0 1 0 0 1 0x x x x x 0 1 1 0 1 0 0x x x x 0 1 1 1 0 1 1 0x x x 0 1 1 1 1 1 0 0 0x x 0 1 1 1 1 1 1 0 1 0x 0 1 1 1 1 1 1 1 1 0 00 1 1 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 1 1 1CR Lea + leb D0 D1 D2 D3 Q0 Q1 Q2 Q30 X X X X X 0 0 0 0 清 01 0 d0 d1 d2 d3 d0 d1 d2 d3 迭数1 1 x x x x 保持 分析：LEA+LEB 有 1 个为 1 即为 1，故接 74148 的 GS（开始 GS为 1，第 1 个信号为 0，故加非门，使原来为 0 后工作时为 1，达到锁存器目的。结论：实现锁存功能（第 1 组有效，第 2 组以及后面的组别均无效）3 3-8 译码器4 4516（2 进制加减器）功能简述：当 CE 为 0 时正常工作，CE 为 1 时不工作，与 74138 联立，实现加减器功能，CP 为上升沿时加 1（在 UP/DN=1 时）CP 为输入 输出C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0上升沿时减 1（在 UP/DN=0 时）UP/DN 由加分减分控制开关决定，下面如图所示：下面为蜂鸣器分析：当 OA 端有高电平时，蜂鸣器响（提前抢答时）超时时由方波信号发生器发生 T=1/F（F=0.2HZ ）为 5S 的脉冲，使达到延时效果。OA下面为完整电路图：六心得：本人通过学习 EWB，达到熟悉