数字钟实习报告材料

数字钟实习报告材料数字钟实习报告材料 目录 请把电源部分也补充写入目录和正文中 前言 3摘 要 41 电 路原理与设计概论 61 1方案 的论证和选择 61 1 1TTL芯片的 选择 61 1 2模块方案的选择 61 2电路原理及其分析 71 3数字钟主体电路图 72 主体电路的设计与装调 8 2 1振荡器的设计 82 2 分频器的设计 92 3时 分秒计数器的设计 102 3 1 12翻1 时 计数器设计 102 3 2分 秒计数器的设计 122 4校时电路的设计 142 5译码显示电路的设计 1 52 6主体电路的装调 173 功能扩展电路的设计 173 1仿电 台正点报时电路 173 2报时电路的安装 与调试 18 可不写 4 电路的Proteus仿真 184 1数字钟电路软件仿真 184 2软件仿真电路原理图 195 结果分析 206 设计小结 20参考文献 21附录一元器件的详细清单 22附录二数字钟实物连线图 23前言20世纪末 电子技术获得了飞速的发展 在其推动下 现代电子产品几乎渗透了社会的各个领域 大力地 推动了社会生产力的发展和社会信息化程度的提高 同时也使现代 电子产品性能进一步改善 产品更新换代的节奏越来越快 作为电子专业的在校大学生为适应现代电子技术飞速发展的需要 更早更好地掌握所学知识 应用于实践显得尤为必要 在竞争日益激烈的当代社会 拥有一门拿手的技能是今后生存最起 码的保障 数字钟是一种用数字电路技术实现时 分 秒计时的装置 与机械 式时钟相比具有更高的准确性和直观性 且无机械装置 具有更更 长的使用寿命 因此得到了广泛的使用 数字钟从原理上讲是一种典型的数字电路 其中包括了组合逻辑电 路和时序电路 因此 我们此次设计与制做数字钟就是为了了解数字钟的原理 从 而学会制作数字钟 而且通过数字钟的制作进一步的了解各种在制作 中用到的中小规模集成电路的作用及实用方法 且由于数字钟包括组 合逻辑电路和时叙电路 通过它可以进一步学习与掌握各种组合逻辑 电路与时序电路的原理与使用方法 开展课程设计利用课余时间强化 我们的专业技能 在目前教育形式下是我们在校大学生与今后工作 接轨的很好方式 在未踏入社会走入工作岗位之前 初步了解产品的制作流程对日后 的更好更快地进入工作角色具有很好的促进作用 摘要数字钟是采用数字电路实现对 时 分 秒 数字显 示的计时装置 利用数字电路知识设计数字钟 该数字钟可实现12小时计时 校时 整点报时功能 与传统机械钟相比 它具有走时准确 显示直观无机械传动装置等 优点 整个设计采用模块化结构设计 系统分为4个模块 即计数模块 较 时模块 报时模块以及显示模块 利用555芯片构成振荡电路产生脉冲信号经分频器分频获得时基脉冲 和报时脉冲 再经计数器和译码器构成系统的主体电路 在主体电路的基础上增 加相应逻辑结构构成报时电路和校时电路 数字钟是以不同的计数器为基本单元构成的 它的用途十分广泛 只要有计时 计数的存在 便要用到数字钟的原理及结构 同时在 日期中 它以其小巧 价格低廉 走时精度高 使用方便 功能多 便于集成化而受广大消费的喜爱 关键词数字钟电路设计计数器振荡器报时Abstract The digital clockis toadopt anumerical electric circuit realizationto hour minute second numeral showof aountfashionable dressesto place Make use of anumerical designdigital clockof the electric circuitknowledge that digitalclock cancarry outto aountfor12hours school a littlebit wholetell the time function Compared withthe traditionalmachine clock it hasto walkaurate show thatkeeping aview tohave nomachine spreadsto movedevice etc advantage The wholedesign adoptionmold pieceturns astructure design the systemis dividedinto4mold piece then count a mold piece andpare moldpiece tell the time moldpiece andmanifestation amoldpiece When thePin machinecent Pinwhich makesuseof555chip posingsto flapto concussthe pulsesignal oftheelectric circuit creationthrough thecent acquireJi pulsewith tellthetimepulse Again throughcountamachine andtranslate acode machio constitutethe corpus electriircuitof system at thefoundation ofcorpuselectriircuit upthe incrementcorrespond logicstructure posingto tellthetimeelectriircuit In themeantime inthe datein it withit cleverlymade the priceis cheap auracy whilewalk Gao usage convenience function many easy tointegration turnbut besubjected tolarge consumptionof fancy Keywords Thedigitalclock CircuitDesign TimerOscillator Chronometer1 电路原理与设计概论1 1方案的论证和选择数字钟是 采用数字电路实现对 时 分 秒 数字显示的计时装置 广泛用于个人 家庭 车站 码头办公室等公共场所 成为人们日常生活中不可少的必 需品 由于数字集成电路的发展和石英晶体振荡器的广泛应用 使得 数字钟的精度 运运超过老式钟表 钟表的数字化给人们生产生活带 来了极大的方便 而且大大地扩展了钟表原先的报时功能 诸如定时自动报警 按时自动打铃 时间程序自动控制 定时广播 自动起闭路灯 定时开关烘箱 通断动力设备 甚至各种定时电 气的自动启用等 所有这些 都是以钟表数字化为基础的 本数字钟能清晰地显示时 分 秒之间的相互变化 并具有整点报 时和手动较时的功能 主要用于一般的生活计时 计时精度高 整个系统集成化程度高 电路结构相对简单 模块化明显 是提高 课堂学习效果的一个很好实例 数字钟的制作能将所学的数字电子技术很好地应用于实际制作当中 因此 研究数字钟及扩大其应用 有着非常现实的意义 1 1 1TTL芯片的选择采用74LS系列的芯片为核心 虽然结构简单 但 通俗易懂 不像单片机系统的复杂内部结构 既能更好的了解数字钟的工作原理 也是广大初学者的首选芯片之 一 CMOS是场效应管构成 单极性电路 TTL为双极晶体管构成 双极 性电路 S的逻辑电平范围比较大 5 15V TTL只能在5V下工作 CMOS的高低电平之间相差比较大 抗干扰性强 TTL则相差小 抗干 扰能力 CMOS功耗很小 TTL功耗较大 1 5mA 门 CMOS的工作频率 较TTL略低 但是高速CMOS速度与TTL差不多相当 CMOS的噪声容限比 TTL噪声容限大 通常以为TTL门的速度高于 CMOS门电路 TTL电路是电流控制器件 而s电路是电压控制器件 1 1 2模块方案的选择本次设计以数字电子钟为主 实现对时 分 秒数字显示的计时装置 周期为12小时 显示满刻度为12时59分59秒 并具有校时功能数字电子钟 电路主要采用中74LS系列集成电路 本系统的设计电路由脉冲逻辑电 路模块 时钟脉冲模块 电源模块 时钟译码显示电路模块 校时 模块等几部分组成 采用低功耗的74LS系列芯片及七段码显示器 发生器使用555振荡器 分频器74LS90将标准秒信号送入 秒计数器 秒计数器由74LS 90 74LS92芯片来实现 分别组成两个六十进制 秒 分 的计数器 时计数器由74LS 191 74LS74芯片来实现 校时电路用来对 时 分 秒 显示数字进行调整的 译码显示电路选用4 7译码器 驱动器74LS48构成 再经过六个LED七段显示器显示出来 电路的设计方案 原理方框图 如图1 1所示特别值得一提的是 本 次设计借助了Protel Multisim EDA Proteus 电路仿真软件 很 大程度上提高了本次设计效率 在构建硬件之前我就对电路进行了 仿真 确认上述设计方案是可行的 1 2电路原理及其分析如图1 1所示 数字钟电路电路系统由主体电 路和扩展电路两大部分组成 其中 主体电路完成数字钟的基本功能 扩展电路完成数字钟的扩 展功能 该系统的工作原理是振荡器产生的稳定高频脉冲信号 作为数字钟 的时间基准 再经分频器输出标准秒脉冲 秒计数器计满60后向分计数器进位 分计数计满60后向小时计数器 进位 小时计数器按照 12翻1 规律计数 计数器输出经译码器送显示器 计时出现误差时可以用校时电路进行较时 校分 校秒 扩展电路必须在主体电路正常运行的情况下才能进行功能扩展 本次设计的是一个多功能数字钟 以数字形式显示时 分 秒的时 间 具有有手动校时和较分的基本功能 此外在主体电路运行正常 的情况下我还对电路进行了功能扩展 使其具有了仿电台正点报时 功能 仿广播电台正点报时电路在每小时的最后50秒开始报时 奇数秒时 直至下一小时开始 其中前4响为低音 最后一响为高音 分别为51秒 53秒 55秒 57秒发低音 第59秒发高音 高音低音 均持续1秒 1 3数字钟主体电路图图1 2数字主体电路逻辑图2 主体电路的设计 与装调2 1振荡器的设计振荡器是数字钟的核心 振荡器的稳定度及频率的精确度决定了数字钟的准确程度 通常选用石英晶体构成振荡器电路 一般来说 振荡的频率越高 计时精度越高 如果精度要求不高则可以采用由集成逻辑门与R C组成的时钟源振 荡器或集成电路计时器555与R C组成的多谐振荡器 电路参数如图2 所示 接通电源后 电容C1被充电 当Vc上升到2V 3时 使vo为低电 平 同时放电三极管T导通 此时电容C1通过R2和T放电 Vc下降 当Vc下降到V 3时 vo翻转为高电平 电容C1放电所需时间为tpL R2ln2 0 7R2C1当放电结束时 T截止 V将通过R 1 R2向电容器C1充电 一 Vc由V 3上升到2V 3所需的时间为tpH R1 R2 C1ln2 0 7 R1 R2 C当Vc上升到2V 3时 电路又翻转为低电 平 如此周而复始 于是 是在电路的输出端就得到一个周期性的矩形 波 其振荡频率为f 1 tpL tpH 1 43 R1 2R2 C 振荡周期T T1 T2 R1 2R2 C1In2得R1 2R2 T C1In2 14 2k图2 1555振荡器故选定R1 2 K R2 5 1K由于555定时器内部的比较器灵敏度较高 而且采用在差 分电路形式 用555定时器组成的多谐振荡器的振荡频率受电源电压 和温度变化的影响很小 由信号发生器输出1Hz的脉冲信号 即秒信号 秒信号输入计数器进行计数 并把累计结果以时分秒的数字显示出 来 振荡器是整个数字钟的核心 它产生一个频率标准 其精度和稳定 度基本决定了数字钟的计时准确性 是影响数字钟志良的决定性因 素之一 2 2分频器的设计分频器电路将1K z的高频方波信号经1000次分频 后得到1Hz的方波信号供秒计数器进行计数 分频器实际上也就是计数器 为秒电路输送一秒脉冲 这里用3片十分频计数器74LS90进行分频 每经过一片74LS90 输出频 率变为输入信号CP频率的1 10 分频器的功能主要有两个 产生标准秒脉冲信号B 提供功能扩展电 路所需要的信号 如仿电台报时用的1kHz的高音频信号和500Hz的低 音频信号等 分频器首先采用三片集成74LS90芯片把555振荡管输出的1kHz高频脉 冲将其转换成1Hz的标准脉冲信号稳定输出 使计数器开始从秒个位 计数 因每片为1 10分频 3三片级联则可获得所需要的频率信号 即第 一片的Q0端输出频率为500Hz 第二片的Q3端输出为10Hz 第三片的Q 3端输出为1Hz 图2 2分频器逻辑图2 3时分秒计数器的设计图2 374LS191引脚图计 数器的设置包括 12翻1 时计数器和分 秒计数器的设计 2 3 1 12翻1 时计数器设计时计数器是一个 12翻1 的特殊进制计 数器即当数字钟运行到12时59分59秒时 秒的个位计数器再输入一 个秒脉冲时 数字钟应自动显示为01时00分00秒 实现日常生活中 习惯用的计时规律 选用74LS191和74LS74 S LO M CP工作状态加法计数减法计数预置数保持010 011 X0X X11X XBQbQaENDcQd1234567891011121314151674LS191GNDDCLOADM MRCPCP AVCC表2 174LS191的功能表123456789101112131474LS74Q QSdCPDVC CCdCdDCPSdQQ GND CP十位个位Q020CP十位个位Q020Q100Q030Q010Q000Q100Q031Q010Q00 008100001901001200010暂态1010103000110100004001001110001500 10112100106001101300001700111计数器的状态要发生两次跳跃一是 计数器计数到9 即个位计数器状态为Q03Q02Q01Q00 1001后 在下 一步计数脉冲作用下计数器进入暂态1010 利用暂态的两个1即Q03Q 01使个位异步置0 同时向十位计数器进位使Q10 1 二是计数器计 到12后 在第13个计数器脉冲作用下个位计数器的状态应为Q03Q02Q 01Q00 0001 十位计数器的Q10 0 第二次跳跃的十位清 0 和个 位置 1 信号可由暂态为 1 的输出端Q10 Q01 Q00来产生由上 述分析得74LS191的控制方程式来完成计数器第一次置 0 计数 器计到1时改变74LS191的加 减控制模式 使其原来的加法计数器 变为减法计数器在第13个计数器脉冲来到时 个位计数器减1 使十 位计数器清 0 使计数器的状态为Q10 0 Q03Q02Q01Q00 0001用 置位法将74LS191接成N进制加法计数器的步骤1 S 和M接成 0 电平 2 把初状态接到D3 D0 3 把输出端的末状态的下一状态的 1 信号通过与非门接到L D 端 双D触发器74LS7474LS74是一个边沿触发器数字电路器件 每个器件 中包含两个相同的 相互独立的边沿触发D触发器电路模块 表2 2 12翻1 小时计数时序图2 474LS74引脚图表2 374LS74引脚 功能2 3 2分 秒计数器的设计分和秒计数器都是模M 60的计数器 其计数规律为00 01 58 59 00 选74LS92作十位计数器 74LS90作个位计数器 再将它们级联 组成模数M 60的计数器 时间计数单元有分计数和秒计数等几个部分 要实现秒计数 须设计一个60进制计数器 要实现分计数 须设计 一个10进制计数器 这里选用74LS90实现 74LS90是二 五十进制计数器 所以设计一个60进制秒计数器要用两个74LS90 当计数状态一到01100000立即清零 但是用90实现六进制时须将QC QA分别接R0 1 R0 2 这样由启动停止电路输出的启动停止秒表工作的信号就无法接 到R0 1 R0 2 处控制 所以本设计中改用74LS92实现60进制计数 图2 674LS90构成十进制计数器图2 574LS90引脚图输入输出功能清0 置9时钟CP1CP2QD QCQB QAR0 1 R0 2 S9 1 S9 2 110 0 0000清00 011 1001置90 00 0 11 QA输出QDQCQB输出QDQCQBQA输出8421BCD码QAQDQCQB输出5421BCD码 不变二进制计数五进制计数 QA十进制计数QD 十进制计数11保持 表2 474LS90功能表123456789101112131474LS92QdQcGNDQbQaABNCVC CRO 1 RO 2 NC图2 774LS92引脚图74LS92内部是由4个主从触发器和用作除2 计数器及计数周期长度为除6的3位2进制计数器所用的附加选通所组 成 为了利用本计数器的最大计数长度 十二进制 可将Q B输入同Q A输出连接 输入计数脉冲可加到输入A上 此时输出如功能表 2 所示 所以六十进制计数器电路图如下2 4校时电路的设计对校时电路的要 求是 在小时校正时不影响分和秒的正常计数 在分校正时不影响 秒和小时的正常计数 校时方式有两种 快校时 和 慢校时 快校时 是 通过开关控制 使计数 器对1Hz的校时脉冲计数 慢校时 是用手动产生单脉冲做校时脉冲 图 所示的为校时 校分电路 其中S1为校 分 用的控制开关 S2为校 时 用的控制开关 它 们的控制功能如表1 1所示 校时脉冲采用分频器输出的1HZ脉冲 同时为了缓解开关S1或S2为 0 或 1 时产生的抖动 需在开关 处各并接一电容 校对电路原理表2 574LS92计数功能表图2 874LS92复位计数功能表 图2 974LS92及74LS90构成六十进制计数器当数字钟出现误差时 需 校准 校对时间总是在标准时间到来之前进行 一般分四个步骤首先把小 时计数器置到所需的数字 然后再将分计数器置到所需数字 在此 同时或之后 应将秒计数器清零 时钟暂停计数 处于图2 10校时 电路逻辑图等待启动 当选定的标准时刻到达的瞬间 按起动按钮 电路则从所预置时间开始计数 当数字钟接通电源或或者计时出现误差时 需要校正时间 或称校时 校时是数字钟应具备的基本功能 一般电子手表都具有时 分等校时功能 为使电路简单 这里只进行分和小时的校时 对校时电路的功能是 在小时校正时不影响分和秒的正常计数 在 分校正时不影响秒和小时的正常计数 校时方式有 快校时 和 慢校时 两种 快校时 是通过开关 控制 使计数器对1Hz的校时脉冲计数 慢校时 是手动产生单脉冲作校时脉冲 2 5译码显示电路的设计共阴数码管把发光二极管的阴极连在一起构 成公共阴极 使用时公共阴极接地 阳极端输入高电平的段发光二极管导通点亮 输入低电平的则不点亮 通过74LS48可以把时分秒计数器的值译为十进制数并且通过LED显示 出来 图2 1174LS48引脚图LT 为试灯输入当LT 0时 IB YBR 1时 若七段均完好 显示字形是 8 该输入端常用于检查74LS48显 示器的好坏 当LT 1时 译码器方可进行译码显示 IBR 用来动态灭零 当LT 1时 且IBR 0 输入7 A3A2A1A0 0 000时 则IB YBR 0使数字符的各段熄灭 IB YBR 为灭灯输 入 灭灯输出 当IB 0时不管输入如何 数码管不显示数字 IBR 为控制低位灭零信号 当YBR 1时 说明本位处于显示状态 若YBR 0 且低位为零 则低位零被熄灭 详见功能表表2 674LS48功能表十进数或功能输入BI RBO输出备注LT RBIDC BA ab cd ef g0H H0000H111111011H x0001H01100002H x0010H11011013H x0011H11110014H x0100H01100115H x0101H10110116H x0110H00111117H x0111H11100008H x1000H11111119H x1001H111001110H x1010H000110111H x1011H001100112H x1100H010001113H x1101H100101114H x1110H000111115H x1111H0000000BI x x x x xx L00000002RBI HL0000L00000003LT Lxxxxx H11111114译码是把给定的代码进行翻译 本设计即是将时 分 秒 计数器输出的四位二进制数代码翻译为相应的十进制数 并通过显 示器显示 通常显示器与译码器是配套使用的 我们选用的七段译码驱动器 74LS48 和数码管 LED 是共阴极接 法 需要输出高电平有效的译码器驱动 译码显示电路如图7所示 将计数器的输出端Q3Q2Q1Q0直接连接到译码器的相应输入端A3A2A1A 可显示数字0 9 即可显示时间 2 6主体电路的装调根据图1所示的数字钟系统组成框图 按照信号 的流向分级安装 逐级级联 这里的每级时组成数字钟的各功能电 路 级联时如果出现时序配合不同步 或尖峰脉冲干扰 引起逻辑混乱 则可以增加多级逻辑门来延时 如果显示字符变化很快 模糊不清 这可能是电源电流的跳变引起 的 则可在集成电路器件的电源端V加退耦滤波电容 通常用几十微法的大电容与0 01uF的小电容相并联来作为退耦滤波 电容 经过联调并纠正设计方案中的错误和不足之后 再测试电路的逻辑 功能是否满足设计要求 最后画出满足设计要求的总体逻辑电路图 如图1所示 3 功能扩展电路的设计3 1仿电台正点报时电路仿广播电台正点报时 电路的功能要求时每当数字钟计时快要到正点时发出声响 通常按 照4低音1高音的顺序发出间断声响 以最后一声高音结束的时刻为 正点时刻 图2 12校时电路逻辑图每当数字钟计时快要到正点时发出声响 按 照4低音1高音的频率发出间断声响 前4低音声响频率为500HZ 后1 高音声响频率为1000HZ 并以最后一声高音结束的时刻为正点时刻 本设计中 报时电路采用TTL与非门 报时电路如图1 5所示 4声低音分别发生在59分51秒 53秒 55秒及57秒 最后一声高音发 生在59分59秒 声响均持续1秒 如表1 2所示 由表可得式1 1 只有当分十位的Q2M2Q0M2 11 分个位的Q3M1Q0M1 11 秒个位的Q2S 2Q0S 11及秒个位的Q0S1 1时 音响电路才能工作 3 2报时电路的安装与调试按照原理图及实物连线图接线 报时音响电路采用三极管3DG130来推动喇叭 报时所需的500Hz和1000Hz音频信号 分别取分频器的500Hz输出端 和1000Hz输出端 4 电路的Proteus仿真 可不写 4 1数字钟电路软件仿真Proteus软 件是一种低投资的电子设计自动化软件 提供可仿真数字和模拟 交流和直流等数千种元器件和多达30多个元件库 Proteus软件提供多种现实存在的虚拟仪器仪表 此外 Proteus还提供图形显示功能 可以将线路上变化的信号 以 图形的方式实时地显示出来 这些虚拟仪器仪表具有理想的参数指标 例如极高的输入阻抗 极 低的输出阻抗 尽可能减少仪器对测量结果的影响 Proteus软件提 供丰富的测试信号用于电路的测试 这些测试信号包括模拟信号和数字信号 提供Schematic Drawing SPICE仿真与PCB设计功能 同时可以仿真单片机和周边设 备 可以仿真51系列 AVR PIC等常用的MCU 并提供周边设备的仿 真 例如 373 led 示波器等 Proteus提供了大量的元件库 有RAM ROM 键盘 马达 LED LCD AD DA 部分SPI器件 部分IIC器件 编译方面支持Keil和MPLAB 等编译器 一台计算机 一套电子仿真软件 在加上一本虚拟实验教程 就可 相当于一个设备先进的实验室 以虚代实 以软代硬 就建立一个完善的虚拟实验室 在计算机上学习电工基础 模拟电路 数字电路 单片机应用系统 等课程 并进行电路设计 仿真 调试等 本次设计借助了Proteus 电路仿真软件 很大程度上提高了设计效 率 在构建硬件之前我们就对电路进行了仿真 所以在我们小组成 员的共同努力之下数字钟很快就顺利完成了 4 2软件仿真电路原理图如图所示 5 结果分析 1 信号源测试在整个数字钟的制作过程中 信号源以外的部分 只要器件无损坏 则都能正常工作 而信号源的信号频率却在各个 器件无损坏的情况下有较大的偏差 要对信号源进行调整 调整是 通过控制555的分压电阻实现的 具体数学公式如下 120 69 2 1 sec pTRRR C 若信号源频率偏低 则通过减小电阻 电容值来加快频率 反 之通过增加电阻 电容来降低频率 计算得出R1 100K R2 200K 2 数码管的检测测量数码管3 8脚之间是否短路 之后检测其他各 脚与3 8脚之间是否短路 通常正常情况的阻值是500K 1000K 3 主体电路的装调根据图1所示的数字钟系统组成框图 按照信号 的流向分级安装 逐级级联 这里的每级时组成数字钟的各功能电 路 级联时如果出现时序配合不同步 或尖峰脉冲干扰 引起逻辑混乱 则可以增加多级逻辑门来延时 如果显示字符变化很快 模糊不清 这可能是电源电流的跳变引起 的 则可在集成电路器件的电源端V加退耦滤波电容 通常用几十微法的大电容与0 01uF的小电容相并联来作为退耦滤波 电容 4 电路问题与调试接通电源后 七段数码管显示不亮 经检测电 路线路无误 于是将其中不能显示的数码管换掉后 数字钟便可以 正常计时了 经过联调并纠正设计方案中的错误和不足之后 再测试电路的逻辑 功能是否满足设计要求 6 设计小结通过本次课程设计 我很大程度上提高了自己的实践动 手能力 我好好的锤炼了自己的耐性 通过努力 在四个小组成员的分工合作下我们终于完成了这次数字 钟的课程设计 在设计过程中我们遇到了很多棘手的问题 但最终 都被我们一一排除 从中所获得的经验是非常宝贵的 在完成课程设计 我收获了很多 熟悉了WORD的一些不常用的基本操作 掌握了数字钟的设计方法 掌握了数字钟的主要性能参数及其测量方法 进一步对数字钟的设 计有了更深一层的了解 通过仿真实验 进一步学习了protel multisim proteus软件 熟悉 了一般电子软件的应用 在实际的操作过程中 能把理论中所学的知识灵活地运用起来 并 在调试中会遇到各种各样的问题 电路的调试提高了我们解决问题 的能力 学会了在设计中独立解决问题 也包括怎样去查找问题 似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象 这个小小的课程设计让我可以熟练的操作