第二章练习题

0 第第 2 章章 组合逻辑电路分析与设计组合逻辑电路分析与设计 2 1 图 2 5 是两个 CMOS 逻辑门的内部结构图 试说出逻辑门的名称 并写出输 出函数表达式 画出其逻辑符号 2 2 已知 74S00 是 2 输入四与非门 IOL 20mA IOH 1mA IIL 2mA IIH 50 A 7410 是 3 输入三与非门 IOL 16mA IOH 0 4mA IIL 1 6mA IIH 40 A 试分别计算 74S00 和 7410 的扇出系数 理论上 一个 74S00 逻辑门的输出端最多可以驱动几个 7410 逻辑门 一个 7410 逻辑门的输出端最多可 以驱动几个 74S00 逻辑门 2 3 图 2 7 中的逻辑门均为 TTL 门 试问图中电路能否实现 1 FAB 的功能 要求说明理由 2 FAB 3 FAB BC 2 4 试用 OC 与非门实现逻辑函数 假定不允许反变量输入 FACABCACD 2 5 某组合逻辑电路如图 2 9 a 所示 1 写出输出函数 F 的表达式 2 列出真值表 Q Q 3 6 A B V Q Q Q Q F 1 2 4 5 DD Q Q 1 2 F A B Q Q Q Q V 3 4 5 6 DD a b 图 2 5 CMOS 逻辑门内部结构图 A 1 B 10K F 50 5V 1K A 2 B 10K F 50 5V 1K A B C 3 F a b c 图 2 7 1 3 对应图 2 9 b 所示输入波形 画出输出信号 F 的波形 4 用图 2 9 c 所示与或非门实现函数 F 允许反变量输入 2 6 写出图 2 11 所示电路的输出函数表达式 说明该电路的逻辑功能和每个输入 变量和输出变量的含义 2 7 列表说明图 2 12 所示电路中 当 S3S2S1S0作为控制信号时 F 与 A B 的逻 辑关系 A EN EN B E 1 1 F 1 A B E F 1 a b c 图 2 9 1 1 1 1 A B F S SS 123 S0 图 2 12 图 2 11 1 A1 A01 1 1 X1 X0 X3 X2 EN Y 2 2 8 译码器 74154 构成的逻辑电路如图 2 13 所示 写出输出函数的最小项表达式 2 9 图 2 14 图是由 2 线 4 线译码器和 8 选 1 数据选择器构成的逻辑电路 各模 块的输入输出端都是高电平有效 试写出输出函数表达式 并整理成 m 形式 2 10 分别用与非门实现下列逻辑函数 允许反变量输入 1 FABAC BDBCD 2 F A B C D m 2 4 6 7 10 0 3 5 8 15 3 F A B C D M 2 4 6 10 11 14 15 0 1 3 9 12 4 1 2 F A B C D m 1 3 10 14 15 F A B C D m 1 3 4 5 6 7 15 2 11 分别用与非门和或非门实现函数 允许反变量输入 F W X Y Z m 0 1 2 7 11 3 8 9 10 12 13 15 2 12 试用 3 输入与非门实现函数 允许反变量输入 FABDBCABDBD 2 13 试用一片 2 输入四与非门芯片 7400 实现函数 不允FACBCB AC 图 2 13 Y Z W X F 1 A Y 74154 3 A Y 8 Y 6 2 12 Y 7 Y 2 Y 0 Y 9 13 Y 3 11 Y 5 Y 1 15 10 A Y 14 Y Y YG 0 Y Y 2 4 A 1 1 G 图 2 14 0 1 3 2 Y Y Y Y A A1 0 B A DEC 3 1 0 2 D MUX D Y D D 7 5 A 4 A 6 A D D 2 D 0 D 1 BAC F A B C 0 1 3 2 Y Y Y Y A A1 0 B C DEC 3 许反变量输入 2 14 改用最少的与非门实现图 2 22 所示电路的功能 2 15 已知输入信号 A B C D 的波形如图 2 24 所示 试用最少的逻辑门 种 类不限 设计产生输出 F 波形的组合电路 不允许反变量输入 2 16 不附加逻辑门 只用 1 片 74LS83 分别实现下列 BCD 码转换电路 1 余 3 码到 8421 码的转换 2 5421 码到 8421 码的转换 3 2421 码到 8421 码的转换 2 17 用一片 4 位全加器 7483 和尽量少的逻辑门 分别实现下列 BCD 码转换电路 1 8421 码到 5421 码的转换 2 5421 码到余 3 码的转换 3 余 3 码到 5421 码的转换 2 18 试用 4 位全加器 7483 和 4 位比较器 7485 实现一位 8421BCD 码全加器 2 19 试用 4 位全加器 7483 实现一位余 3 BCD 码加法器 允许附加其它器件 2 20 设 A B C 为三个互不相等的四位二进制数 试用四位二进制数比较器 7485 和二选一数据选择器设计一个逻辑电路 从 A B C 中选出最大的一个输出 用框 图形式给出解答 2 21 二进制码到循环码的转换 1 完成 3 位二进制码 B2B1B0 转换为典型循环码 G2G1G0 的真值表 如表 2 9 所示 2 推导 G2 G1 G0的逻辑表达式 图 2 22 A B 1 F C 1 1 1 A B C A B C D F 图 2 24 4 3 用图 2 35 所示的 3 线 8 线译码器和 8 线 3 线编码器实现 3 位二进制码到循环 码的转换 并加以文字说明 芯片输入输出都是高电平有效 2 22 设有 A B C 三个输入信号通过排队逻辑电路分别由三路输出 在任意时刻 输出端只能输出其中的一个信号 如果同时有两个以上的输入信号时 输出选择的优先顺 序是 首先 A 其次 B 最后 C 列出该排队电路的真值表 写出输出函数表达式 2 23 学校举办游艺会 规定男生持红票入场 女生持绿票入场 持黄票的人无论 男女都可入场 如果一个人同时持有几种票 只要有符合条件的票就可以入场 试分别用 与非门和或非门设计入场控制电路 2 24 一个走廊的两头和中间各有一个开关控制同一盏灯 无开关闭合时 电灯不 亮 当电灯不亮时 任意拨动一个开关都使灯亮 当灯亮时 任意拨动一个开关都使灯熄 灭 试用异或门实现该电灯控制电路 2 25 设 A B C D 分别代表四对话路 正常工作时最多只允许两对同时通话 并且 A 路和 B 路 C 路和 D 路 A 路和 D 路不允许同时通话 试用或非门设计一个逻辑 电路 不允许反变量输入 用以指示不能正常工作的情况 2 26 用与非门为医院设计一个血型配对指示器 当供血和受血血型不符合表 2 16 所列情况时 指示灯亮 2 27 分别用 3 线 8 线译码器 74138 和必要的逻辑 门实现下列逻辑函数 1 F A B C m 0 3 6 7 2 F A B C M 1 3 5 7 3 F A B C ABCA BC 表 2 16 供血血型受血血型 AA AB BB AB ABAB OA B AB O 表 2 9 N10 二进制码 B2B1B0 循环码 G2G1G0 00 0 0 10 0 1 20 1 0 30 1 1 41 0 0 51 0 1 61 1 0 71 1 1图 2 35 I 2 5 I 0 I I 6 I I I 4 1 7 I 3 4 0 1 5 3 7 2 6 Y Y Y Y Y Y Y Y 3 8 A A A 2 0 1 8 3 B B B 2 0 1 G G G 2 0 1 Y Y Y 2 0 1 5 4 F A B C AC ABC 2 28 试用输出高电平有效的 4 线 16 线译码器和逻辑门分别实现下列函数 1 W A B C m 0 2 5 7 2 X A B C D M 2 8 9 14 3 Y A B C D M 1 4 5 6 7 9 10 11 12 13 14 4 Z A B C D AB CD 2 29 试用 3 线 8 线译码器 74138 和必要的逻辑门实现 5 线 32 线译码器 2 30 试用高电平译码输出有效的 4 线 16 线译码器和逻辑门设计一个组合逻辑电 路 计算两个两位二进制数的乘积 2 31 分别用四选一和八选一数据选择器实现下列逻辑函数 1 F A B C m 0 1 2 6 7 2 F A B C D m 0 3 8 9 10 11 1 2 5 7 13 14 15 3 F A B C D M 1 2 8 9 10 12 14 0 3 5 6 11 13 15 4 F A B C D E m 3 5 9 12 18 24 27 1 4 7 8 11 13 19 22 23 25 26 0 2 32 试用双四选一数据选择器 74153 实现十六选一数据选择器 2 33 试用四选一数据选择器和必要的逻辑门设计一个 1 位二进制数全加器 2 34 只用 1 片图 2 65 所示双 4 选 1 数据选择器实现 下列函数 允许反变量输入 F A B C D m 3 4 5 8 9 10 14 15 2 35 用一片 4 位二进制数全加器 7483 和一片含有 4 个 二选一数据选择器的芯片 74157 及非门实现可控 4 位二进制补 码加法 减法器 当控制端 X 0 时 实现加法运算 当 X 1 时 实现减法运算 提示 将减数取反加 1 后 进行加法运算 2 36 设计一个数 3 1415926 8 位 的发生器 该电路的输入是从 000 开始 依次 图 2 65 3 1 0 2 1D 1D 1Y 1D 1D 3 1 0 2 2D 2D 2Y 2D 2D 1A 1A0 1 0 0 2A 2A0 1 6 递增的 3 位二进制数 输出依次为 3 1 4 的 8421BCD 码 所用器件任选 2 37 用适当容量的 PROM 实现 8421BCD 码的共阴极七段显示译码电路 要求画 出与 或阵列图 2 38 试将图 2 71 中 PLA 的各输出函数写成 m 的形式 2 39 图 2 72 是一个输出极性可编程的 PLA 试通过编程连接实现下列函数 12 FABAC F AB AC 2 40 试用 PAL16L8 实现一位全加器的逻辑电路 在图 2 74 上标明编程连接 图 2 74 图 2 72 F B A B A C C F 1 2 图 2 71 YZFF 56 WXFF 34 FF 12 7 2 41 试编写一个实现 3 输入与非门的 VHDL 源程序 2 42 试用 with select when 语句描述一个 4 选 1 数据选择器 2 43 试用进程语句结构和 if then elsif 语句描述一个 4 选 1 数据选择器 2 44 图 2 76 是一位二进制数全加器的电 路图 试用元件例化语句描述该电路 2 45 逻辑电路如图 2 77 a 所示 写出 G 和 F 的逻辑表达式 若非门的延迟为 3ns 其它 门的延迟为 6ns 根据图 2 77 b 所示 A 的输 入波形 画出 G 和 F 的波形 并对输出波形加以说明 2 46 判断图 2 79 所示各电路是否存在险象 如果存在险象 说明险象类型 并 通过修改逻辑设计消除险象 a b 图 2 77 C 1 B 1 A F 1 A G F 1 G 3 X 2 X 1 X a b 图 2 79 F A B C D 1 1 1 1 1 L A B C D 图 2 76 A B C IN 1 1 1 SUM C OUT X Y Z 8 自测题自测题 2 1 10 分 填空 1 同一电路的正逻辑表达式与负逻辑表达式具有 关系 2 多个标准 TTL 逻辑门的输出端直接相连 结果是 多个集电极或漏极开路逻辑门的输出端直接相连 结果是 多个三态输出端直接相连 结果是 3 在典型的 TTL CMOS 和 ECL 逻辑门中 速度最快 功耗最 低 4 4 选 1 数据选择器的输出函数表达式为 5 在 PROM PLA 和 PAL 中 与阵列固定 或阵列可编程的器件是 与阵列可编程 或阵列固定的器件是 与 或阵列都可编程的器件是 6 一个 VHDL 源程序可以分为 5 个组成部分 他们是 其中必不可少的两个部分是 2 5 分 图 2 87 为三态非门构成的电路 试根据输入条件填写表 2 22 中的 F 栏 3 5 分 分析图 2 88 所示电路 写出表达式 列出真值表 说明电路的逻辑功能 表 2 22 EN1 D1 EN2 D2F 0 0 1 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 1 0 D EN EN EN 1 1 D EN 2 2 2 G 1G 1 1 F 图 2 87 1 1 1 F A B F F 1 2 3 图 2 88 9 4 5 分 分析图 2 89 所示电路 输入为余 3 码 说明该电路完成什么逻辑功能 5 5 分 写出图 2 90 所示电路的输出函数表达式 列出真值表 6 5 分 只用 2 输入与非门和异或门实现函数 F A B C D m 0 1 4 5 8 9 14 15 2 10 7 10 分 试用最少的与非门 设计一个组合电路 实现表 2 27 所示的逻辑功能 表 2 27 A B F 0 0CD 0 1CD 1 0CD 1 1CD 图 2 89 0 0 ZYXW DCBA 1 0 00 BA C 1 4 1 BA 22 BA 7483 A S 2 S 0 B C 3 S 1 S 3 3 图 2 90 3 1 0 2 D MUX D Y D D A A0 1 3 1 0 2 D MUX D Y D