摄像头接口电路

摄像头接口电路摄像头接口电路 1 引言 引言 USB2 0 摄像头微处理器支持高速 USB2 0 接口 内嵌强劲的图像后处理单元 JPEG 高速编译码器 支持高达 200 万像素的 CMOS 传感器接口和 CCD 传感器接口 处理器设计的产品可以实现独特的运动监 测功能与脸部追踪功能 这不仅大大加强了显示效果 提高了画面的品质 更拓展了 PC 摄像头的应用领 域 如增强的实时视频聊天功能和门禁监测系统 主要功能 USB2 0 高速传输并兼容 USB1 1 高速图像后处理单元 JPEG 高速编译码器 VGA 下 30 帧 秒高速传输 CMOS CCD 接口 内置 8 比特微控制器 不仪具备以上的先进特性 还拥有以下多种可扩展性 多个 GPIO 接口为增加连拍 LED 指示灯 快 捷键等功能提供了无限可能 USB2 0 兼容 USB1 1 为摄像头的广泛的使用增加了保障 支持多种操作系 统 如 64 bit Window Windows XP Linux Mac VxWorks WinCE 等等 以下就是对 USB2 0 摄像头 微处理器的硬件设计方法及外围电路分布的介绍 2 系统硬件设计 系统硬件设计 2 1 振荡器振荡器 USB2 0 摄像头微处理器的钟频是 12 MHz 外部时钟频率稳定性必须小于 50ppm 图 1 是振荡器电路的设计参考图 2 2 复位复位 上电后 复位信号必须在低设置处停上最少 10ms 才能使来自振荡器的信号稳定 芯片集将在 341 s 后进入稳定状态 图 2 展示了复位电路 二极管 D 在电力关闭时用于加快电容器 C 放电的速度 如果 PCB 空间不足 可选择将 D 去除 图 3 为上电顺序 2 3 电源和地电源和地 2 3 1 电源和地的类型电源和地的类型 电源供应是由数字部分和模拟部分构成 2 3 2 电源电路电源电路 该电路使用的是单一电源供应模式 由外接电源供应 3 3V 的 I O 电到芯片 再由其内置的 PR 电源 调节器 输出1 8V从DVDD引脚供应到USB VDDL 内置PR电路需要将最少为10uF的电容放在与DVDD 引脚最近的位置上 这些调节器必须能够做到在进入待机模式时自动转为低功耗状况 图 4 为 3 3V 电源电 路 3 外围电路分布 外围电路分布 USB2 0 摄像头微处理器的外围接口分布主要有 USB2 0 接口 EEPROM 接口 传感器接口 其它 功能 PIN 接口和 USB2 0 PCB 排版 3 1 USB2 0 接口接口 USB2 0 接口如表 2 所示 USB VRES 是 USB 接口的电压参考值 USB VRES 的下拉电阻应该更为准确 推荐值 6 2K 1 Ohm 3 2 EEPROM 接口接口 EEPROM 接口如表 3 所示 如需要添加新的 VID 和 PID 或传感器配置 则需用一个 2 线串行 EEPROM 图 5 是 EEPROM 的应 用电路 ESCK 引脚是用来选择 EEPROM 大小的 当 EEPROM 大于 16k bit 时则需要一个上拉电阻 当 EEPROM 小于或等于 16k bit 时则将 ESCK 下拉 当要支持一颗新的 CMOS 传感器芯片时 则需外挂一 颗 64k bit 的 EEPROM EEPROM 可帮助更改 PID 但在没有 EEPROM 时 ESCK 引脚可用来做 PID 的选择 3 3 传感器接口传感器接口 传感器接口有 10 根 10 bit 数据线 当传感器只有 8 根 8 bit 数据线被采用时 低两位数据线 CS D1 CS D0 应接成 LOW 的级别 在 CS CLK 和 CS PCLK pin 脚处接一个电阻 推荐 220hm 并将它们与 DSP 放置的越近越好以用来减少反射的信号 CS SCK 和 CS SDA 都被用做为 opendrain 从内部上拉 CS PWDB 控制传感器的电源 当视频 打开时 CS PWDB 从低设定转变为高设定以开启传感器的电源 当视频关闭后 CS PWDB 的运作则反 转过来以关闭传感器的电源 在待机模式下 由于 USB 待机电流限制是 500uA 所以 CS PWDB 也可输 出低级别的设定 如果 PIXCLK 没有给芯片反馈 传感器也可以通过设置 EEPROM 来运行 3 4 其它功能引脚其它功能引脚 TEST 引脚需要用一个 47KOhm 的电阻将其连接到地 GPIO FLIP 和 PRIVACY 在正常情况下应接成 HIGH 如果 GPIO FLIP 是 LOW 图象会旋转 180 度 如果 PRIVACY 是 LOW 图象会转黑 如果需要 SNAPB 功能 可接一个 4 7KObm 的电阻到 I OPower 并接一个按钮到地 按下这个按钮即可拍静态图 GPIO PWM是用来输出一个 PWM 信号的 3 5 USB2 0 PCB排版指南排版指南 USB DP 和 DM 的传送行程由高速 F S USB2 0 的设计指导方针来确定 USB DP 和 DM 的差分线阻抗是 90ohm 15 为将 ESD 免疫性最大化 工业设计需使 USB 连接处暴露的越少越好 USB DP DM 的连线要宽于 22 mil 1mil 25 4 m 并有 7 mil 间距 按要求在 DP DM 连线下需要有 一条持续的地线 同时 DP DMPCB 的后面的地线是不能分开的 也不能有通孔 需确保不相关的信号连线 电源及元件远离 DP DM 的连线 一个通用的标准是保持最少 35mils 的 距离 将大的电容器保持在 USB 5V 电源连接口处 退耦电容器