集成电路工艺原理 未来趋势与挑战.ppt

1 集成电路工艺原理 仇志军zjqiu 邯郸校区物理楼435室 2 大纲 第一章前言第二章晶体生长第三章实验室净化及硅片清洗第四章光刻第五章热氧化第六章热扩散第七章离子注入第八章薄膜淀积第九章刻蚀第十章接触与互连第十一章工艺集成第十二章未来趋势与挑战 3 新型器件结构目前研发焦点 无光源 纳米结构制备技术 4 一百年中 电子开关器件的关键 最小 尺寸缩小106倍 10 1m 10 2m 10 3m 10 5m 10 7m 器件几何尺寸的持续减小成就了微电子技术的无处不在 产生了无数的应用 造就了信息社会 DownScaling Enabler 5 器件几何尺寸的减小直接导致 1 减小寄生电容 由此减小MOSFET的开关时间减小功耗2 增加单位面积晶体管的数量增强电路功能促成并行运算增大运算速度 器件几何尺寸的减小最为关键 有效 Prof Iwai TokyoInstTech 为什么要减小器件的几何尺寸 6 集成电路特性的改善和成本的降低主要是通过晶体管几何尺寸持续不断地减小得以实现的 集成电路工艺的发展和进步 ITRS InternationalTechnologyRoadmapforSemiconductors TransistorScaling 7 WakabayashiNEC Lengthof18Siatoms It sreal nano device 8 体硅MOSFET技术 CurrentflowingbetweentheSourceandDrainiscontrolledbythevoltageontheGateelectrode Metal Oxide SemiconductorField EffectTransistor M Bohr IntelDeveloperForum September2004 期望得到的MOSFET特性 开启时驱动电流要大 HighONcurrent 关闭时漏电流要小 LowOFFcurrent 9 MOSFET 一个低功耗 效率高的逻辑开关 MOSFETswitch AfterF BOEUF MIGAS2006 10 为什么需要新的晶体管结构 当沟道长度Lg减小时 漏电流必须得到有效的控制漏电流同时也发生在远离沟道的表面区 Let sgetridofit Drain Source Lg 11 薄体MOSFET 使用薄体可以有效地控制漏电流 要求 TSi Lg 双栅结构更有利于沟道的缩短 可至Lg 10nm 12 双栅 FinFET PlanarDG FET Source Drain TSi Lg 13 14nm 10nm d 14nmd 10nm 一种可能的未来MOSFET的结构 14 目前研发焦点 如何增大驱动电流 15 前端工艺中的一些关键技术 原子层级淀积Atomiclayerdeposition ALD 实现栅氧层淀积的原子层级控制脉冲激光退火Pulsedlaserannealing实现超快 低 热预算 即小Dt 高温退火等离子浸没式注入Plasmaimmersionimplantation实现超浅离子注入高电导沟导工程Highmobilitychannel实现局域压缩或拉伸应力等等 Prof Iwai TokyoInstTech 16 后端工艺中的一些关键技术 Prof Iwai TokyoInstTech 原子层级淀积Atomiclayerdeposition ALD 实现铜籽晶层和扩散阻挡层淀积的原子层级控制多孔金属间介质薄膜的材料和工艺有效地减小互连体系中的寄生电容大马士革工艺Damasceneprocessing实现取代传统铝布线的先进铜互连技术三维多层金属布线Multilevel multilayermetallization 3D有效使用珍贵的硅表面 实现超大规模集成技术等等 17 Graphenesheet Single walledcarbonnanotube SWNT Variouskindsofsemiconductingnanowires Si Ge InSb GaAs SiC GaN ZnO etc 18 关键尺寸 100nm CourtesyPer ErikHellstr m Hellberg 无光源 纳米结构制备技术 19 Ref KLATencor PROCESSCONTROL THEINVESTMENTTHATYIELDS NovelProcessing 工艺革新 Enabler Prof Iwai TokyoInstTech 20 为什么 光刻 技术如此成功 价格方面 193nm光刻设备 20M 一套光刻版 1M 高分辨率并能实现大批量生产 100wafers hour 21 光刻基本要求 22 适用于小批量制备 制造的纳米级 光刻 电子束曝光 EBL Electron BeamLitho纳米压印 NIL Nano ImprintLitho 侧墙转移 STL Sidewall TransferLitho 23 EBL的特征和优点 直写 灵活任意形状 0 1nm束斑直径 宽 5nm 24 EBL的分辨率 高能 100keV高对比度的光刻胶薄光刻胶用叠层光刻胶用 硬胶 Hardmask 25 EBL分辨率的提高 26 NIL工艺流程和特征 压印及UV光辐照Stepandflash分辨率 10nm任意图形石英母版复制实用版方法套刻精度 1 m 有声称到100nm的 C R K MarrianandD M Tennant JVST 2003 50nmpillarsafter500imprintswiththesamemaster 27 NIL在大尺寸硅片上应用实例 28 NIL在多栅纳米晶体管FinFET中应用实例 29 NIL制作的互连双大马士革结构 减少制作步骤 30 Topview Crosssection 侧墙转移 STL的工艺流程 1 目标 制备纳米级多晶硅栅 红色条块 31 Topview Crosssection STL的工艺流程 2 32 Topview Crosssection STL的工艺流程 3 33 Topview Crosssection STL的工艺流程 4 34 Topview Crosssection STL的工艺流程 5 35 Topview Crosssection STL的工艺流程 6 36 Topview Crosssection STL的工艺流程 7 37 STL的工艺流程 8 38 FinW 35nmFinH 27nmL 70nm Zhang Qiuetal IEEEEDLMay2008 FinFETproducedusingSTLtwice 39 常规光刻技术和标准硅薄膜工艺技术的革新和结合对细线条而言 理论上k1 0Pitch的大小由常规光刻技术的分辨率决定常规光刻技术的使用保证了高产率 侧墙转移 STL 的特征和优点 40 2nlinesafterniterationsofspacerlithography 1stSpacers 2ndSpacers 3rdSpacers 运用STL技术产生高密度图形 Photo lithographicallydefinedsacrificialstructures Y K Choietal JVST B21 2951 2955 2003 41 STL工艺中线条尺寸的控制 CVD技术淀积的薄膜具有超常均匀性和可控性STL纳米线的线宽由SiN薄膜决定STL纳米线的线厚由poly Si薄膜决定 Choiet