在QuartusII仿真中输入激励波形数据

VerilogVerilog HDLHDL 仿真激励的产生仿真激励的产生 收藏收藏 一 变量初始化一 变量初始化 变量初始化的基本原则为 可综合代码中完成内部变量的初始化 变量初始化的基本原则为 可综合代码中完成内部变量的初始化 TestbenchTestbench 中完成可综中完成可综 合代码所需的各类接口信号的初始化 合代码所需的各类接口信号的初始化 初始化的方法有两种 一种是通过初始化的方法有两种 一种是通过 initialinitial 语句块初始化 另一种是在定义时直接初始化 语句块初始化 另一种是在定义时直接初始化 当当 initialinitial 语句块中有多条语句时 需要用语句块中有多条语句时 需要用 begin endbegin end 或者或者 fork joinfork join 语句 语句 直接初始化 如 直接初始化 如 regreg 7 0 7 0 cntcnt 8 b00000000 8 b00000000 二 时钟信号的产生二 时钟信号的产生 1 1 普通时钟信号 普通时钟信号 a a 基于基于 initialinitial 语句的方法 语句的方法 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter clk periodclk period 10 10 regreg clk clk initialinitial beginbegin clkclk 0 0 foreverforever clk period 2 clk period 2 clkclk clk clk endend parameterparameter clk periodclk period 10 10 regreg clk clk initialinitial beginbegin clkclk 0 0 foreverforever clk period 2 clk period 2 clkclk clk clk endend b b 基于基于 alwaysalways 语句的方法 语句的方法 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter clk periodclk period 10 10 regreg clk clk initialinitial clkclk 0 0 alwaysalways clk period 2 clk period 2 clkclk clk clk parameterparameter clk periodclk period 10 10 regreg clk clk initialinitial clkclk 0 0 alwaysalways clk period 2 clk period 2 clkclk clk clk 2 2 自定义占空比的时钟信号 自定义占空比的时钟信号 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter High timeHigh time 5 Low time5 Low time 20 20 占空比为占空比为 High time High time Low time High time High time Low time regreg clk clk alwaysalways beginbegin clkclk 1 1 High time High time clkclk 0 0 Low time Low time endend parameterparameter High timeHigh time 5 Low time5 Low time 20 20 占空比为占空比为 High time High time Low time High time High time Low time regreg clk clk alwaysalways beginbegin clkclk 1 1 High time High time clkclk 0 0 Low time Low time endend 3 3 相位偏移的时钟信号 相位偏移的时钟信号 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter High timeHigh time 5 Low time5 Low time 20 pshift time20 pshift time 2 2 相位偏移为相位偏移为 360 pshift time High time Low time 360 pshift time High time Low time regreg clk a clk a wirewire clk b clk b alwaysalways beginbegin clk aclk a 1 1 High time High time clk aclk a 0 0 Low time Low time endend assignassign pshift time pshift time clk bclk b clk a clk a parameterparameter High timeHigh time 5 Low time5 Low time 20 pshift time20 pshift time 2 2 相位偏移为相位偏移为 360 pshift time High time Low time 360 pshift time High time Low time regreg clk a clk a wirewire clk b clk b alwaysalways beginbegin clk aclk a 1 1 High time High time clk aclk a 0 0 Low time Low time endend assignassign pshift time pshift time clk bclk b clk a clk a 4 4 固定数目的时钟信号 固定数目的时钟信号 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter clk cntclk cnt 5 5 clk periodclk period 2 2 regreg clk clk initialinitial beginbegin clkclk 0 0 repeat clk cnt repeat clk cnt clk period 2 clk period 2 clkclk clk clk endend parameterparameter clk cntclk cnt 5 5 clk periodclk period 2 2 regreg clk clk initialinitial beginbegin clkclk 0 0 repeat clk cnt repeat clk cnt clk period 2 clk period 2 clkclk clk clk endend 三 复位信号的产生三 复位信号的产生 1 1 异步复位信号 异步复位信号 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter rst repiodrst repiod 100 100 regreg rst n rst n initialinitial beginbegin rst nrst n 0 0 rst repiod rst repiod rst nrst n 1 1 endend parameterparameter rst repiodrst repiod 100 100 regreg rst n rst n initialinitial beginbegin rst nrst n 0 0 rst repiod rst repiod rst nrst n 1 1 endend 2 2 同步复位信号 同步复位信号 viewview plaincopyplaincopy toto clipboardprint clipboardprint parameterparameter rst repiodrst repiod 100 100 regreg rst n rst n initialinitial beginbegin rst nrst n 1 1 posedge posedge clk clk rst nrst n 0 0 rst repiod rst repiod rst nrst n 1 1 endend parameterparameter rst repiodrst repiod 100 100 regreg rst n rst n initialinitial beginbegin rst nrst n 1 1 posedge posedge clk clk rst nrst n 0 0 rst repiod rst repiod rst nrst n 1 1 endend 四 数据信号的产生四 数据信号的产生 数据信号的产生主要有两种形式 一 初始化和产生都是在数据信号的产生主要有两种形式 一 初始化和产生都是在 initialinitial 块中进行 二 初始块中进行 二 初始 化在化在 initialinitial 语句中完成 而产生却在语句中完成 而产生却在 alwaysalways 语句块中完成 前者符合不规则数据序列 语句块中完成 前者符合不规则数据序列 并且要求长度较短 后者适合具有一定规律的数据序列 并且要求长度较短 后者适合具有一定规律的数据序列 本文来自本文来自 CSDNCSDN 博客 转载请标明出处 博客 转载请标明出处 在在 QuartusIIQuartusII 仿真中输入激励波形数据仿真中输入激励波形数据 收藏 1207 次阅读 0 个评论 2007 05 09 07 35 目前越来越多的通信系统采用 FPGA 进行硬件设计 而 FPGA 设计中非常重要而频繁进行的 一环是仿真 仿真能将硬件设计中的逻辑和时序问题及早暴露出来 以便工程师改进设计 或调整方案 仿真是硬件设计流程中较为耗时和烦琐的一环 主要原因有 仿真的激励波形必须由设计 者自行创建 测试波形必须人工输入 仿真的结果正确与否必须由设计者自行判断 很难 自动化 时序仿真前必须对整个设计做耗时的全编译 仿真过程是计算机软件模拟芯片对 测试输入的逻辑处理 通常计算时间消耗很大 在这 4 个步骤中 第 2 步依赖于设计者的经验和特定设计逻辑的复杂程度 第 3 4 步则由 计算机完成 基本上是个定数 只有第一步还具有提高效率的空间 我们在进行实际的 FPGA 设计处理信号时 针对第 1 步有大量仿真数据输入的需求 在研究 Quartus II 激励 波形文件的格式后 编程设计了一种将输入数据转化为激励波形的方法 QuartusIIQuartusII 中仿真流程中仿真流程 现在 Altera 公司的器件均可由 Quartus II 进行设计 Quartus II 除了能完成语法检查 综合 布局布线 生成配置文件和时序分析的设计全流程 还自带仿真功能 Quartus II Simulator Quartus II 中时序仿真的流程图如图 1 所示 vwf 文件全称是矢量波形文件 Vector Waveform File 是 Quartus II 中仿真输入 计算 输出数据的载体 一般设计者建立波形文件时 需要自行建立复位 时钟信号以及控制和 输入数据 输出数据信号等 其中工作量最大的就是输入数据的波形录入 比如要仿真仅 1KB 的串行输入数据量 则手工输入信号的波形要画 8000 个周期 不仅费时费力而且容易 出错 如果能找到一种简易的将输入数据转化为激励波形的方法 则可以极大提高仿真速度 减 少手工操作时间 因此需要研究 vwf 文件的格式 vwfvwf 文件格式分析文件格式分析 既然 vwf 文件是仿真数据的载体 那么必需首先弄清楚该文件存放数据的格式 再针对这 种格式做一定的变换得到所需要的波形 以时钟信号 clk 为例 vwf 文件以如下方式存储和表示该信号 说明部分说明部分 SIGNAL clk TYPE NINE LEVEL BIT SIGNAL TYPE SINGLE BIT WIDTH 1 LSB INDEX 1 DIRECTION INPUT PARENT 数据部分数据部分 TRANSITION LIST clk NODE REPEAT 1 NODE REPEAT 3000 LEVEL 0 FOR 50 0 LEVEL 1 FOR 50 0 在第 2 部分数据说明中 LEVEL 0 表示低电平 LEVEL 1 表示高电平 FOR 后面跟着是持续 时间 REPEAT 表示重复次数 手工描画的波形在存储时均被转化为此形式表示 这种形式 也会被一一对应地表现为波形 其实这就是一种文本方式描述数据的格式 一些其他波形 文件格式 例如 tbl 文件 也是与此相似的 串行数据转化为串行数据转化为 vwfvwf 文件的方法文件的方法 在用软硬件接收和处理通信线路上某种协议的数据时 通常都会取得一定量的典型数据做 试验使用 这些典型数据就会被用作仿真的输入数据 多数通信线路传输串行数据流 硬 件系统接收的输入信号是串行的 将试验数据逐比特地转化为激励波形就是建立测试激励的主要工作 由上一部分对 vwf 文 件格式分析可知 数据流会被映射成电平的持续时间 而持续时间是时钟周期的整数倍 数据流可以看作是 0 1 比特流的单向延伸 确定了 0 1 流即可将对应的持续时间计算出 来 从而给出波形的文本描述 因此只要能将试验数据的 0 1 流识别出来 再以 vwf 文件格式为基准生成对应文本 就能 将输入数据自动地转化为激励波形 数据文件到串行激励波形的编程实现数据文件到串行激励波形的编程实