实验二组合逻辑电路_第1页
实验二组合逻辑电路_第2页
实验二组合逻辑电路_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验二组合逻辑电路 半加器全加器及逻辑运算 实验二组合逻辑电路 半加器全加器及逻辑运算 一 一 实验目的实验目的 1 掌握组合逻辑电路的功能测试 2 验证半加器和全加器的逻辑功能 3 学会二进制数的运算规律 二 实验仪器及材料实验仪器及材料 1 TPE D3数字电路实验箱 2 器件 74LS00 二输入端四与非门3片 74LS86 二输入端四异或门1片 74LS54 四组输入与或非门1片 三 预习要求三 预习要求 1 预习组合逻辑电路的分析方法 2 预习用与非门和异或门构成的半加器 全加器的工作原理 3 预习二进制数的运算 四 实验内容四 实验内容 1 组合逻辑电路功能测试 图图2 1 Y1 Y2 1 用2片74lS00组成图2 1所示逻辑电路 为便于接线和检查 在图中要注明芯片 编号及各引脚对应的编号 2 图中 A B C 接电平开关 Y1 Y2接发光管电平显示 3 按表2 1要求 改变 A B C 的状态填表并写出 Y1 Y2逻辑表达式 4 将运算结果与实验比较 表表2 1 输入输出 ABCY1Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 2 测试用异或门 74LS86 和与非门组成的半加器的逻 辑功能 根据半加器的逻辑表达式可知 半加器 Y 是 A B 的 异或 而进位 Z 是 A B 相与 故半加器可用一个集 成异或门和二个与非门组成如图2 2 1 在学习机上用异或门和与门接成以上电路 A B 图图2 2 接电平开关 S Y Z 接电平显示 2 按表2 2要求改变 A B 状态 填表 表表2 2 A0101输入端 B0011 Y输出端 Z 3 测试全加器的逻辑功能 1 写出图2 3电路的逻辑表达式 2 根据逻辑表达式列真值表 3 根据真值表画逻辑函数 SiCi的卡诺图 4 添写表2 3各点状态 图图2 3 表表2 3 ABiCi YZX1X2X3SiC i 1 i 000 010 100 110 001 011 101 111 5 按原理图选择与非门并接线进行测试 将测试结果记入表2 4 并与上表进行比较 看逻辑功能是否一致 4 用异或门 与或非门 及非门设计构成一位全加器并测试逻辑功能 全加器可以用两个半加器和两个与门一个或门组成 在实验中 常用一块双异或门 一个 与或非门和一个与非门实现 1 画出用异或门 与或非门和与非门实现全加器的逻辑电路图 写出逻辑表达式 2 找出异或门 与或非门和与非门器件按自己画出的逻辑电路图接线 注意 接线时 如果与或非门中的与门有一个或几个引脚不被使用 则需将它们接高电平 如果整个与门 不被使用 则需将此与门的至少一个输入引脚接地 3 当输入端 Ai Bi及 Ci 1为下列情况时 用万用表测量 Si和 Ci的电位并将其转为逻 辑状态添表2 5 表表2 4 AiBiCi 1CiSi 000 010 100 110 001 011 101 111 表表2 5 Ai00001111 Bi00110011输入端 Ci 101010101 Si输出端 Ci 1 整理实验数据 得到与

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论