2008《计算机结构与逻辑设计》期中测试题_第1页
2008《计算机结构与逻辑设计》期中测试题_第2页
2008《计算机结构与逻辑设计》期中测试题_第3页
2008《计算机结构与逻辑设计》期中测试题_第4页
2008《计算机结构与逻辑设计》期中测试题_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1 东 南 大 学 考 试 卷 期中测试 课程名称计算机结构与逻辑设计考试学期 07 08 2 得分 适用专业 电气工程及自动化 考试形式考试时间长度120 分钟 一 求 的反函数 并化简 FAB ACACBC A 二 化简 0 2 4 5 7 8 0 m F A B C D ABAC 三 三 试用数据选择器试用数据选择器 74151 实现逻辑实现逻辑 Z A B C 1 2 4 7 学号 姓名 密封线 2 四 用四 用 10 线线 4 线集成编码器线集成编码器 74147 和和 4 线线 16 线集成译码器线集成译码器 74154 设计设计 个由余个由余 3 码向码向 NBCD 码的码的 转换电路 转换电路 74147 和和 74154 的逻辑符号如下图所示 的逻辑符号如下图所示 五 五 4 位数据比较器位数据比较器 7485 的逻辑符合如图所示的逻辑符合如图所示 输输入入输输出出 AiBi A B i 1 A B i 1 AB i A B i AB i A B i和和 AB i 1 A B i 1和和 AB 1 且且 F AB 当当 F A B 0 且且 F A B 1 时 表示时 表示 AB F A B 时 表示时 表示 A B 3 2 试用 2 片 7485 实现 7 位二进制的并行比较电路 六 某室住有甲 乙 丙 丁六 某室住有甲 乙 丙 丁 4 位同学 甲乙各有小灯一盏 位同学 甲乙各有小灯一盏 4 人约定 当小灯使用者自己愿意开 且人约定 当小灯使用者自己愿意开 且 得到其他至少得到其他至少 2 人同意时 该小灯才能开 试设计一逻辑电路 使得此决定可以实现 人同意时 该小灯才能开 试设计一逻辑电路 使得此决定可以实现 要求 要求 1 列出真值表 列出真值表 2 求出逻辑表达表 求出逻辑表达表 3 用用 2 片片 8 选选 1 多数选择器实现此电路 多数选择器实现此电路 多路选择器的功能表及框图如表多路选择器的功能表及框图如表 FF2 1 及图及图 FF2 2 所示 所示 4 七 画出下图所示触发器输出七 画出下图所示触发器输出 Q 和电路输出和电路输出 Z 的波形 的波形 八 分析下图所示电路的功能 作出其完整的状态图 八 分析下图所示电路的功能 作出其完整的状态图 5 九 用九 用 JK 触发器设计一个按自然态序变化的触发器设计一个按自然态序变化的 7 进制同步加法计数器 计数规则为逢七进进制同步加法计数器 计数规则为逢七进 1 产生一个 产生一个 进位输出 进位输出 十 用十 用 74161 0 设计 设计 60 进制读秒器 要求从进制读秒器 要求从 0 秒开始走时计数 秒开始走时计数 59 秒自动停止且给出信号到电路 秒自动停止且给出信号到电路 并用数码管显示实时时间 要求可靠工作 并用数码管显示实时时间 要求可靠工作 CR LD EN CI CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 X X X X X X X X 0 0 0 0 1 0 X X A B C D

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论