实验一--一位全加器的原理图设计_第1页
实验一--一位全加器的原理图设计_第2页
实验一--一位全加器的原理图设计_第3页
实验一--一位全加器的原理图设计_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

桂林电子科技大学桂林电子科技大学 实验报告实验报告 2015 20162015 2016 学年第二学期学年第二学期 开 课 单 位 海洋信息工程学院 适用年级 专业 13 级电子信息工程 课 程 名 称 EDA 技术与应用 主 讲 教 师 覃琴 实 验 名 称 一位全加器 学 号 1316030515 姓 名 魏春梅 实验一实验一 一位全加器的原理图设计一位全加器的原理图设计 一 实验目的一 实验目的 掌握 Quartus II 原理图输入法的编辑 编译 综合 仿真和编程下载的操作过程 用原理图输入法设计全加器电路 并通过电路仿真和硬件验证 进一步了解全加器的功能 熟悉 EDA 实训仪的使用方法 二 实验原理二 实验原理 考虑来自低位来的进位的加法运算称为 全加 能实现全加运算的电路称为全加器 1 位全加器的真 值表如表 1 1 所列 表中的 A B 是两个一位二进制加数的输入端 CI 是来自低位来的进位输入端 SO 是 和数输出端 CO 是向高位的进位输出端 根据真值表写出电路输出与输入之间的逻辑关系表达式为 ABCISOCO 00000 00110 01010 01101 10010 10101 11001 11111 三 实验设备三 实验设备 EDA 实训仪 1 台 计算机 1 台 装有 Quartus II 软件 四 实验内容四 实验内容 在 Quartus II 软件中 采用原理图输入法设计 1 位的全加器电路 编辑 编译 综合 仿真 引脚 锁定 并下载到 EDA 实训仪中进行验证 注 用 EDA 实训仪上的拨动开关 S1 S2 SO 分别作为加数 A 加数 B 低位进位输入端 CI 用发光二 极管 L1 L0 分别作为和输出端 SO 仅为输出端 CO 五 实验预习要求五 实验预习要求 查阅资料 复习有关全加器的内容 并认真阅读实验指导书 分析 掌握实验原理 预习理论课本有关 Quartus II 软件的使用方法 并简要地写出 Quartus II 软件的操作步骤 复习数字逻辑电路有关全加器的内容 设计 1 位全加器的逻辑电路图 1 实验电路图 路径 E 1316030515 adder 2 实验波形仿真图 路径 E 1316030515 adder 3 实验结果图 六 实验总结六 实验总结 用 Quartus II 软件的原理图输入法进行数字电路设计的方法及步骤 1 建立工程项目 文件夹 工程名 芯片选择 2 编辑设计文件 元件 连线 输入输出 检查电路正确性 3 时序仿真 波形验证设计结果 4 引脚锁定 参考文件锁定输入输出引脚 5 编译下载 6 硬件调试 总结 通过本次一位全加器的设计实验 进一步了解一位全加器的功能 从仿真波形可以看出 本 设计符合 1 位全加器的要求 由于是时序仿真 我们可以看到输出总有些许
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论