计算机系统结构实验并行加法器

西安科技大学计算机科学技术学院 计算机系统结构实验并行加法器指导老师： 薛 萍 专业班级： 计科0804班 姓 名： 王 磊 学 号： 0808030406 日 期：2011年05月19日 一、实验目的1掌握并行加法器的原理及其设计方法。2熟悉CPLD 应用设计及EDA 软件的使用。二、实验原理及内容本节实验使用大规模可编程逻辑器件CPLD 来设计实现一个4 位的并行进位加法器。传统的数字系统设计只能是通过设计电路板来实现系统功能，而采用可编程逻辑器件，则可以通过设计芯片来实现系统功能。从而有效地增强了设计的灵活性，提高了工作效率。并能够缩小系统体积，降低能耗，提高系统的性能和可靠性。实验系统中采用的器件是Lattice 公司的ispLSI 1032 芯片，isp 是指芯片具有“在系统可编程功能”，这种功能可随时对系统进行逻辑重构和修改，而且只需要一条简单的编程电缆和一台PC 计算机就可以完成器件的编程。系统采用ispDesignEXPERT 软件来对可编程逻辑器件ispLSI1032 进行编程设计实验。ispDesignEXPERT 可采用原理图或硬件描述语言或这两种方法的混合输入共三种方式来进行设计输入，并能对所设计的数字电子系统进行功能仿真和时序仿真。其编译器是此软件的核心，它能进行逻辑优化，并将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。三、试验步骤1建立新项目用鼠标双击该软件图标，则出现其操作界面ispDesignEXPERT Project Navigator。在界面左上角File 菜单中点New Project .或点击左上角“新建”图标，则出现界面CreateNew Project，在其中Project 栏中输入ALU1.syn，在Project type 栏中选Schematic/ABEL，并点保存，则在Sources in Project 栏中建立了新的项目。双击第一行Untitled 对该项目命名，在名称栏中填入ALU_EX 并点OK。双击第二行选择器件。根据实验系统中所使用的器件型号。 2输入编辑原理图单击界面左下角的按钮New.，则出现界面New Source：（Schematic/ABEL），在其中选择Schematic ，并点击按钮OK，则出现原理图编辑界面Schematic edit，输入模块名称ALU并点OK，则就可在原理图编辑界面中输入电路原理图了。输入逻辑图完成后，将其存盘并退出编辑界面。输入设计加法器原理图如下所示：3对源程序进行编译在左方Sources in Project 栏中选中第二行ispLSI1032-70LJ84，在右方Processes for CurrentSource 栏中双击第七行JEDEC File，则开始编译。如果编译正确，则生成可下载的文件JEDECFile，即使出现警告提示，也表明成功生成了可下载文件。如果提示错误，则需修改程序，然后重新编译。4连接下载电路在打开PC 计算机和实验系统的电源之前，将下载电缆的一端与PC 计算机的打印机口相连接，另一端与实验系统中的ispLSI1032 器件编程接口相连。5将JEDEC 文件下载到ispLSI1032首先打开实验系统的电源。在以上界面菜单Tools 中点击ispDCD，则进入文件下载界面。在下载界面中，点击菜单Configuration 中的Scan Board 项或SCAN 图标，则出现扫描界面，其下方的信息显示已检测到ISP 芯片电路。然后点按钮BROWSE，在其中选择要下载的文件ALU.JED。并在Command 菜单中，点Run Operation in Sequential Mode 项或Run Operation图标，则进入文件下载过程。在进行下载时，实验系统下载电路的指示灯闪烁。下载完成后，界面下方显示下载过程是否正确的有关信息。6连接实验电路7验证所设计器件的逻辑功能本实验所设计的是一个4 位并行进位加法器，实验中用INPUTDEVICE 单元的高4 位为B3B0，低4 位为A3A0，以总线单元的低4 位B3B0 发光二极管来显示运算结果。B7位来显示进位输出。而低位进位输入由一个开关AR 来给出。使SWITCH UNIT 单元开关SW-B=0，拨动INPUT DEVICE 单元的输入开关置A 和B 的值，然后从总线单元的显示灯来观察运算结果。9 以上所设计的并行加法器在应用ispDesignEXPERT 软件时是以原理图输入形式来编程的，目的是为了让学生能更好的理解并行进位加法器的实现原理。为了学生学习以硬件描述语言来进行编程，描写器件功能，下面用ABEL 语言编程来实现上述加法器，步骤如下： 建立新工程打开ispDesignEXPERT 软件，建立一个新的目录来创建一个新的工程文件。在界面左上角File 菜单中点New Project .或点击左上角“新建”图标，则出现界面Create New Project，在其中Project 栏中输入ALU2.syn，在Project type 栏中选Schematic/ABEL，并点保存，则在Sources in Project 栏中建立了新的项目。器件型号还是选ispLSI1032-70LJ84。 编辑源程序单击界面左下角的按钮New.，则出现界面New Source：（Schematic/ABEL），在其中选择ABEL-HDL Module ，点击按钮OK，则出new ABLE-HDL source 窗口，输入模块名称和文件名并点OK，就可在出现的源程序编辑界面中输入源程序了。输入完成后，将其存盘并退出编辑界面。上述并行加法器设计用ABEL 语言来描述程序如下：MOUDLE aluTITLE 4 bit adder ”InputsA4,A3,A2,A1PIN 38,39,40,41;B4,B3,B2,B1PIN 34,35,36,37;C0PIN 52;”OutputsF4,F3,F2,F1PIN 6,5,4,3;CYPIN 10;”VARA=0,A4,A3,A2,A1;B=0,B4,B3,B2,B1;C=0,0,0,0,C0;F=CY,F4,F3,F2,F1;“EQUATIONS“F=A+B+C;“END 对源程序进行编译 将生成的JED 文件下载至1032 芯片中。 实验连线及实验操作步骤同上。四、方案论证1. ABV测试程序：Modulealu;x=.x.;B4,A4,B3,A3,B2,A2,B1,A1,C0,F4,F3,F2,F1,CY PIN;TEST_VECTORS(B4,A4,B3,A3,B2,A2,B1,A1,C0-F4,F3,F2,F1,CY)0,1,0,0,0,0,0,0,0-x,x,x,x,x;1,0,0