数控专业课件 第十一章组合逻辑电路

1 1 HEP back 1 组合逻辑电路是由与门 或门 与非门 或非门等几种逻辑电路组合而成的 它的基本特点是 输出状态仅取决于该时刻的输入信号 与输入信号作用前的电路状态无关 本章先介绍组合逻辑电路的基本知识 然后介绍编码器 译码器 数据选择器 数据分配器等常见的组合逻辑电路原理及使用方法 组合逻辑电路的基本知识 编码器 译码器 数据选择器及分配器 本章小结 第十一章组合逻辑电路 第一节组合逻辑电路的基本知识一 基本特点组合逻辑电路不具有记忆功能 它的某一时刻的输出直接由该时刻电路的输入状态所决定 与输入信号作用前的电路状态无关 二 组合逻辑电路的读图方法组合逻辑电路的读图一般按以的步骤进行 组合逻辑电路的读图步骤 根据给定的逻辑原理电路图 由输入到输出逐级推导出输出逻辑函数表达式 对所得到的表达式进行化简和变换 得到最简式 依据简化的逻辑函数表达式列出真值表 根据真值表分析 确定电路所完成的逻辑功能 例题读右图 分析电路的逻辑功能 解 第一步 根据电路逐级写出逻辑表达式 例题逻辑电路第二步 对逻辑表达式进行化简 第三步 由化简逻辑函数表达式列出真值表 第四步 根据真值表分析确定逻辑功能为 一致判别电路 三 组合逻辑电路的设计组合逻辑电路的设计就是根据给定的功能要求 画出实现该功能的逻辑电路 组合逻辑电路的设计步骤为 组合逻辑电路的设计步骤 根据实际问题的逻辑关建立真值表 由真值表写出逻辑函数表达式 化简逻辑函数式 根据逻辑函数式画出由门电路组成的逻辑电路图 第二节编码器在数字电路中 经常要把输入的各种信号转换成若干位二进制码 这种转换过程称为编码 完成编码功能的组合逻辑电路称为编码器 一 二进制编码器能够将各种输人信息编成二进制代码的电路称为二进制编码器 3位二进制编码器的功能示意如下图 I0 I1 I2 I7表示8路输入 分别代表十进制数0 1 2 7的8个数字 编码器的输出是3位二进制代码 用Y0 Y1 Y2表示 3位二进制编码器示意图 3位二进制编码器的逻辑函数表达式 Y0 I1 I3 I5 I7Y1 I2 I3 I6 I7Y2 I4 I5 I6 I7普通编码器在任何时刻只能对0 1 2 7中的一个输入信号进行编号 不允许同时输入两个1 编码输出 3位二进制编码器逻辑图 二 二 十进制编码器将十进制数0 9的十个数字编成二进制代码的电路 叫做二一十进制编码器 二 十进制编码器的功能示意如下图 I0 I1 I2 I9表示10个输入端 分别代表十进制数0 1 2 9的10个数字 编码器的输出Y0 Y1 Y2 Y3表示8421BCD编码 二一十进制编码器示意图 三 优先编码器74LS147是一种常用的842lBCD码集成优先编码器 它有的10个输入端 有的4位BCD码输出 输入 输出均为低电平有效 即0表示有信号 1表示无信号 其真值表见下表 4LSl47集成电路引脚功能图 第三节译码器译码的功能是把某种代码 翻译 成一个相应的输出信号 例如把编码器产生的二进制码复原为原来的十进制数就是一个典型的应用 一 通用译码器通用译码器常用的有二进制译码器 二一十进制译码器 1 二进制译码器 1 类型将二进制码按其原意翻译成相应的输出信号的电路 称为二进制译码器 2 4线译码器 即有2条输入线A0 A1 有4种输入信息00 01 10 11 输出的4条线Y0 Y3分别代表0 1 2 3四个数字 2 4线译码器3 8线译码器3 8线译码器则有3条输入线A0 A1 A2 8条输出线Y0 Y7 2 典型译码器74LS138的逻辑图及外引脚排列如右图所示 它有3条输入线A0 A1 A2 8条输出线Y0 Y7 输出低电平时表示有信号 高电平表示无信号 74LS138集成译码器引脚功能图 2 二 十进制译码器将BCD码翻译成对应的10个十进制输出信号的电路称为二一十进制译码器 74LS42译码器的集成电路引脚排列如右图所示 74LS42译码器引脚功能 74LS42译码器逻辑电路 二 显示译码器显示译码器的功能是将输入的BCD码译成能用于显示器件的十进制数的信号 并驱动显示器显示数字 显示译码器通常由显示译码集成电路和显示器两部分组成 译码显示器1 数码显示器半导体数码管实物照片如图所示 它是将7个发光二极管 LED 排列成 日 字形状制成的 a 实物照片 b 发光线段分段图 c 发光线段组成的数字图形七段数码显示器 半导体数码管的7个发光二极管内部接法可分为共阴极和共阳极两种 a 共阴极 b 共阳极数码管内部的发光二极管电路 2 显示译码集成电路显示译码集成电路T337的外引脚排列如图所示 A B C D为BCD码的4个输入端 a b c d e f g为七段码的7个输出端 IB为消隐控制端 T337的外引脚排列如图 1位是十进制数的译码显示器 右图为译码器T337与共阴极数码管BS205连接组成的1位十进制的译码器显示器 T210为异步计数集成电路 T337的A B C D为BCD码的4个输入端 T337的a b c d e f g为七段码的7个输出端 IB为消隐控制端 用 工 程 应 对于共阴极数码管 与其配套的显示译码集成电路的输出端Ya Yg必须是低电平有效的 对于共阳极数码管 与其配套的显示译码集成电路的输出端Ya Yg应为高电平有效的 装接显示译码器时 若出现数码管没有任何显示的故障 应先检查数码管的公共端有没有漏接线 消隐控制端的电平设置是否正确 其次应检查数码管与显示译码集成电路是否配套 数码管的显示若出现缺段的故障 应先查显示译码集成电路与数码管的连接是否良好 其次可通过替换数码管以确定器件是否良好 若数码管没问题 则是译码集成电路有问题 应更换之 第四节数据选择器及分配器数据选择器和数据分配器构成的数据总线传输系统如图所示 数据传输示意一 数据选择器8选1数据选择器74HC151的作用相当于单刀八掷开关 74HC151引脚排列图74HC151逻辑功能示意 用 工 程 应 数据选择器广泛应用于数字仪表 计算机等程序控制电路中 能实现多路数据分时传送到共用传输总线 即完成数据并行输人到串行输出的转换 数据选择器的另一个重要应用是可实现数据通道的扩展 数据选择器还可以作为实现逻辑函数功能的器件来使用 两片8选l构成16通道数据选择器4选l数据选择器 二 数据分配器数据分配器的功能和数据选择器相反 它能根据地址信号将输入数据按需要分配到多路装置中的某一对应的输入端去 1 双4路数据分配器双4路数据分配器集成电路74HC139的功能类似两个单刀多掷开关 74HCl39集成电路引脚74HCl39等效功能 2 8路数据分配器二进制译码器74LS138可用作8路数据分配器 使用时将74LS138的A0 A1 A2作为数据分配器的地址输入端 将 脚并接后作为数据分配器的使能端 另一使能端SA作为数据输入端 74LS138用作8路数据分配器 图 a 为数据选择器74LS251与数据分配器74LS138通过总线相联 构成的典型的数据总线传输系统 功能如图 b 所示 a 逻辑电路 b 功能示意图数据总线传输系统 本章小结 1 组合逻辑电路由门电路组成 它的特点是输出仅取决于当前的输入信号 而与以前的状态无关 2 组合逻辑电路的读图是根据已知的逻辑电路 找出输出与输人信号间的逻辑关系 确定电路的逻辑功能 3 组合逻辑电路的设计是电路分析的逆过程 其任务是根据需要设计一个符合逻辑功能的最佳逻辑电路 4 组合逻辑电路现多采用集成电路来实现 组合逻辑电路种类很多 应用也很广泛 常见的有编码器 译码器 数据选择器 数据分配器等 本章讨论了以上常用集成组合逻辑电路的功能 工作原理及应用方法 5 编码器是将输入的电平信号编制成二进制代码 而通