锁相环路与频率合成技术

第7章锁相环路与频率合成技术 通信电子设备中 为了提高性能满足某些特殊要求广泛采用各类型反馈控制电路 引言 自动控制增益 AGC AutomaticGainControl 自动控制增益 AFC AutomaticFrequencyControl 自动控制增益 APC AutomaticPhaseControl 比较和调节参量Xi Xv AGC AFC APC 作用 电流 电压 控制Uom 频率稳定f 相位 锁定相位 7 1自动增益与频率控制电路 一 AGC的作用 用途举例 收音机 电台声音变化 接收机环境变化 控制特性 低通 低频信号电压 反映包络变化规律 随输入载波幅度作相应变化的信号 与输出低频信号相比 反映载波幅度的输出电压的变化 是极为缓慢的 低通滤波把直流电压取出来回到各被控级 高放 中放级 问题 有输入信号 AGC就起控制作用 对接收弱信号不利 改进 延迟式AGC电路 二 增益控制电路举例 控制晶体管发射极电流实现增益控制 Au与gm有关 gm与IE有关 当信号电压 使 UC 则IE gm Au 差分放大器增益控制电路 V2V3差分电路 V4V5射极跟随 V1V3共射共基形式 ic1 ic2 ic3 uo由ic2R 1k 决定 若ui ic1 uo uc ic2 ic3 uo 1 2自动频率控制电路 一 工作原理 当fr fo时 uo t 0 fo不变 当fr fo时 uD t 正比于 fo fr uc t fo 设fo fr 使 fo fr 起到振荡频率保持在 二 应用举例 调幅收音机中的AFC系统 具有AFC电路的调频发射机框图 7 2锁相环路 PLL PhaseLockLoop 7 2 1PLL的基本原理 利用相位误差信号去消除频率误差 相位和频率的关系 正弦信号 频率相等 相位差恒定 锁相环路工作原理 LF LoopFilter 环路滤波器 滤除高频分量和噪声 VCO VoltageControlOscillater 压控振荡器 产生输出振荡频率wo 稳定频率过程 当wi wo jD t 变化 uc t 变化 wo 最终使wi wo 锁定 ji jo 常数 7 2 3锁相环路的捕捉与跟踪过程 捕捉过程 失锁 锁定 跟踪过程 锁定 维持锁定 当wi从低频至高频缓慢变化时 wa开始锁定 到wb后又失锁 wo0 未加控制电压时的VCO振荡频率 即uD t 0 当wi从高频至低频缓慢变化时 要到wc才开始锁定 但wi降到wa才又失锁 同步带 捕捉带 7 2 4集成锁相环路 集成PLL分类 电路构成 全模拟 模拟PDLFVCO 全数字 数字PDLFVCO 模拟 数字 数字PD模拟LFVCO 用途 通用PLL 专用PLL VCO 电压控制变容二极各电容 振荡频率 射极耦合多谐振荡器频率高 积分 施密特触发器多谐振荡频率低 图 7 2 10射极耦合多谐振荡器分析 初始V1通 C充电 VE2 V2通 V1截止 一 通用型单片集成锁相环路L562 最高工作频率 30MHz A1 A3 A2 VCO 限幅器 鉴相器 VCO输出 VCO输入 偏压基准 同步带调节 地 输入 环路滤波器 去加重 解调输出 C VOC VCC 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 PD 0 01 F 解调输出 外接电路 调频解调 C4提高解调电路抗干扰性 二 CMOS锁相环CD4046 特点 两个鉴相器 选其一工作 PDI 有三角形鉴相特性 要求 两输入信号占空比为50 方波 无输入时 输出电压VDD 2 输入信噪比及固有频差较小时采用 PDII 数字式鉴频鉴相器 只对上升沿起作用 输入信噪比大或捕捉固有频差较大时采用 7 2 5PLL的应用 一 锁相鉴频电路 要求 捕捉带 输入调频信号的最大频偏 环路带宽 输入调频信号中调制信号的频谱宽度 二 调幅波的同步检波 复习同步检波 三 锁相接收机 窄带跟踪环路 7 3频率合成技术 频率合成目的 利用一个或多个高稳定晶体振荡器产生出一系列间隔的离散频率信号 用途 通信系统的载波 步一供应关系实现频道转换 频率合成方式 直接合成 间接合成 锁相环路法 优 转换时间短 缺 离散频率不能太多 电路复杂 7 3 1评价频率合成性能的主要技术指标 1 频率范围最低 最高输出频率 2 频率间隔 分辩力 相邻频率之间的最小间隔 3 频率转换时间从一个 离散频率 转换到另一个频率达到稳定工作所需时间 4 频率准确度和稳定度 5 频谱纯度输出信号接近正弦波的程度 理想 实际 来自混频器的高次组合频率 7 3 2锁相频率合成器 一 简单锁相频率合成器 锁定时 fr fs R fo N 所以 fo Nfs R Nfr CD4046应用实例 取R 28 256 fr 1024k 256 4kHz 频率间隔 fo Nfr 二 简单频率合成器存在的问题 1 减小频率间隔与提高频率转换速度相矛盾 解释 减小fr 因 BW fr 则BW减小 LF滤除fo 当一个输出频率转换到另一个频率时 环路的捕捉时间或跟踪时间就加强 使频率转换时间加长 2 接入分频器后 环路增益下降为原来的1 N 影响环路的动态工作性能 3 可编程分频器工作频率低 无法满足大多数通信系统中工作频率高的要求 改进思想 减小频率间隔fr 而不影响BW 三 多环式锁相频率合成器 例 三环 fA NA 100 fr fB NBfr 已知 由300 NA 399推出300kHz fA 399kHz 由351 NB 397推出35 1MHz