第二章 DSP 硬件系统介绍

1 第二章DSP硬件系统介绍 TMS320C54XX硬件结构 2 TMS320系列DSP芯片的分类及应用 TMS320C2000平台 包括C24x和C28x系列 主要用于数字控制和运动控制 TMS320C5000平台 包括C54x和C55x系列 主要用于高性能和低功耗的中高档应用场合 也是目前用户最多的DSP系列 TMS320C6000平台 包括C62x和C64x和C67x系列 主要用于高性能 多功能 复杂应用场合 如移动通信基站等 3 第一节TMS320C54XX硬件结构简介 TMS320C54xx具有以下优点 围绕1组程序总线 3组数据总线和4组地址总线建立的改进型哈佛结构 使得性能和多功能性得以提高 具有高度平行性和专用硬件逻辑的CPU设计 使芯片性能大大提高 高度专业化指令集 更适用于快速算法的实现和高级语言编程的优化 模块化结构的设计 使派生器件得到了更快的发展 最新的IC制造工艺 提高了芯片性能 降低了功耗 最新的静态设计技术使得芯片具有更低的功耗和更强的辐射能力 4 TMS320C54x的内部硬件组成框图 return 5 TMS320C54X的基本性能 1 多总线结构 2 40位ALU 3 17 17位并行乘法器 4 比较选择存储单元 CSSU 5 指数编码器 6 地址发生器 ARAU0 1 AR0 AR7 7 数据总线具有总线保持特性 8 C548具有总线寻址方式 9 可访问的存储器空间最大192 16位 64 64 64K 6 10 支持单指令循环和块循环 11 存储块移动指令 12 支持32位长操作数指令 支持并行存储和并行装入的算术指令 支持条件存储指令及中断快速返回指令 13 软件可编程等待状态发生器 SWWSR 和可编程的存储单元转换 14 连接内部振荡器或外部时钟源的锁相PLL发生器 15 支持8或16位传送的全双工串口 时分多路 TDM 串口 缓冲串口 BSP 多通道缓冲串口 McBSP 16 直接存储器访问 DMA 控制器 7 17 8位并行主机接口 HPI 强化的8位并行主机接口 16位并行主机接口 18 多种节电模式 19 片内基于扫描的仿真逻辑 8 TMS320C54X硬件结构的组成 总线中央处理器 CPU 中央存储器片内外设备复位电路芯片的串行口和外设接口 9 TMS320C54x片内有8组16位主总线 一组程序总线 PB 传送取自程序存储器的指令代码和立即操作数三组数据总线 CB DB EB 将内部各单元 如CPU 数据地址生成电路 程序地址生成电路 在片外围电路以及数据存储器 连接在一起 其中 CB和DB总线传送从数据存储器读出的操作数 EB总线传送写到存储器中的数据 四组地址总线 PAB CAB DAB和EAB 传送执行指令所需要的地址 10 各种读 写方式用到的总线 11 TMS320C54x的CPU由运算部件和控制部件组成1个40位的算术逻辑单元 ALU 2个40位的累加器 ACCA和ACCB 1个40位 16 31位的桶形移位器17 17位乘法器40位加法器比较 选择和存储单元 CSSU 指数编码器各种CPU寄存器 CPU寄存器是存储器映射的 能够快速恢复和保存 12 运算部件ALU 算术逻辑单元 ALU功能框图 13 累加器 问题 累加器A和累加器B是否完全相同 14 桶形移位器 定标移位器 桶形移位器功能框图 ADDA 4 BADDA ASM BNORMA 15 乘法器加法器单元 乘法器 加法器功能框图 16 比较 选择和存储单元 CSSU功能框图 17 指数编码器是用于支持单周期指令EXP的专用硬件 可以用EXP和NORM指令对累加器的内容归一化 例 EXPA 冗余符号位 8 T寄存器STT EXPONET 将指数值存到数据存储器中NORMA 对累加器归一化 18 控制部件1 处理器工作方式控制及寄存器PMST IPTR 中断向量指针 MP MC 微处理器或微计算机工作方式选择 OVLY RAM重复占位标志 AVIS 地址可见控制位 DROM 数据ROM位 控制ROM是否映射到数据空间 CLKOFF 时钟关断位 SMUL 乘法饱和方式位 SST 存储饱和位 19 2 状态寄存器ST0 ARP 辅助寄存器指针 TC 测试 控制标志 C 进位标志 OVA 累加器A的溢出标志 OVB 累加器B的溢出标志 DP 数据存储器页指针 20 3 状态寄存器ST1 BRAF 块重复操作标志 CPL 直接寻址编辑方式标志位 XF 块重复操作标志 HM 芯片响应HOLD信号时 CPU保持工作方式标志 INTM 中断方式控制位 0 保留 OVM 溢出方式控制位 SXM 符号位扩展方式控制位 C16 双16位 双精度算术运算方式控制位 FRCT 小数方式控制位 CMPT 间接寻址辅助寄存器修正方式控制位 ASM 累加器移位方式控制位 21 中央存储器 TMS320C54x的片内存储空间分为3个可选择的存储空间 1 程序存储空间 64kw 2 数据存储空间 64kw 3 I O存储空间 64kw TMS320C54X系列程序和数据存储空间配置 22 存储器地址 空间分配 TMS320C5402的存储器地址 空间分配图 return 23 程序存储器 TMS320C5402ROM内容 对片内程序区按512kW分成若干块 CPU可以同时对不同块进行取指或读数操作 复位时 中断向量映射到程序空间的FF80H 复位后 这些向量可被重新定位到程序空间的任何一个512kW的起始点 24 数据存储器 DARAM块结构 return 25 特殊功能寄存器 存储器映像寄存器 第一类特殊功能寄存器 主要用于程序的运算处理和寻址方式的选择及设定 26 第二类特殊功能寄存器 主要用于控制片内外设 包括串口通信控制寄存器组 定时器定时控制寄存器组 机器周期设定寄存器组等 27 片内外围设备通用I O引脚 BIO和XF 软件可编程等待状态发生器 SWWSR 可编程块切换逻辑主机接口 HPI 硬件定时器时钟发生器串行通信接口同步串口 缓冲串口 BSP 时分多路串口 TDM 28 复位电路复位状态TMS320C54x复位时 CPU中的ST0 1800H ST1 2900H PMST FF80H复位分为硬件复位 上电复位 手动复位 和软件复位 29 TMS32054X引脚和信号说明 30 A22 A0 O Z 并行地址总线 用于寻址片外数据 程序存储器及I O D15 D0 I O Z 并行数据总线 在CPU和片外数据 程序存储器或I O器件间传递数据 IACK O Z 中断响应信号 说明芯片收到一个中断 程序计数起位于A15 A0所指定的中断向量单元 INT0 INT3 I 外部用户中断输入 它们具有优先权 能通过中断屏蔽寄存器和中断方式位屏蔽 另外 INT0 3能通过中断标志寄存器复位 IMI I 非屏蔽外部中断输入引脚 1 地址 数据信号引脚 2 初始化 中断和复位信号 31 RS I 复位输入 PC指向0FF80H 影响各种寄存器和状态位 MP MC I 微处理器 微计算机方式选择引脚 如果复位时信号为低 那么内部程序ROM将映射到程序存储空间的前28K 否则DSP将访问片外存储器和相应的地址 CNT I I O电平选择 对于5V CNT下拉至低电平 输入输出电平与TTL兼容 对于3V则是与CMOS兼容I O接口电平 32 3 多处理器信号 BIO I 转移控制输入 为低时执行一个条件转移指令 XF O Z 外部标志输出 软件可控信号 XF可用于在多处理器结构中相互通信 也可作通用输出脚 4 存储器控制信号 DS PS IS O Z 数据 程序 I O空间选择信号 它们除非与一个特定的外部空间通信时为低 其他时候总为高 在保持方式或EMU1 OFF为低时进入高阻态 MSTRB O Z 存储器选通信号 通常为高 在访问外部数据或程序存储器时为低READY I 数据准备好输入信号 说明一个外设正准备好数据传输 33 R W O Z 读 写信号 与外设通信时的传递方向 保持方式或EMU1 OFF为低时进入高阻态 IOSTRB O Z I O选通信号 通常为高 在访问一个I O设备时为低 HOLD I 保持输入 用于请求对地址 数据和控制线的控制 HOLDA O Z HOLD响应信号 对外部电路表明DSP进入保持状态 MSC O Z 微状态完成信号 与READY线相连 IAQ O Z 当有一条指令在地址总线上寻址时 该信号有效 34 5 振荡器 定时器信号CLKOUT O Z 主时钟输出信号 周期为CPU的机器周期 CLKMD1 3 I 时钟模式片外 片内输入信号 该模式选择不同的时钟方式 如晶振 外部时钟和各种PLL系统 XI O 内部振荡器到晶振的输出引脚 如果没使用内振器 XI不该接 TOUT O 定时器输出 在片内定时计数器减至0时产生一个脉冲信号 35 6 缓冲串行口0和缓冲串行口1的信号 BCLKR0与BCLKR1 I 接受时钟 输入的外部时钟用于从数据接收引脚到缓冲串口接收移位寄存器的时序控制 在缓冲串口传递期间 必须有该信号 BCLKX0与BCLKX1 I O Z 发送时钟 用于从串口发送移位寄存器到数据发送引脚的时序控制 BDR0BDR1 I 可缓冲的串行数据输入 数据由BDR在RSR中接收 BDX0BDX1 O Z 可缓冲的串行发送输出 数据通过BDX从XSR发送 BFSR0BFSR1 I 用于接收输入 输出的帧同步脉冲 BFSX0BFSX1 I O Z 发送可输入 输出的帧同步脉冲 36 7 串行口0和串行口1的信号CLKR0CLKR1 I 接收时钟 用于从数据接收引脚到缓冲串口接收移位寄存器的时序控制 在串口传递期间 这个信号必须存在 CLKX0CLKX1 I O Z 发送时钟 用于从串口发送移位寄存器到数据发送引脚的时序控制DR0DR1 I 串行数据接收输入 串行数据由DR在RSR中接收DX0DX1 O Z 串行发送输出 串行数据通过DX从XSP发送 FSR0FSR1 I 用于接收输入的帧同步脉冲 FSX0FSX1 I O Z 用于发送的可输入 输出的帧同步脉冲 37 8 时分多路 TDM 串行口的信号TCLKR I TDM接收时钟输入 TDR I TDM串行数据接收输入 TFSR TADD I O TDM接收帧同步或TDM地址 TCLKX I O Z TDM发送时钟 TDX O Z TDM串行数据发送输出 TFSX TFRM I O Z TDM发送帧同步 38 9 主机接口信号HD0 HD7 I O Z 并行双向数据总线 HD0 HD7没有数据输出时或EMU1 OFF为低时呈高阻态 HCNTL0HCNTL1 I 控制脉冲 HBIL I 字节确认输入 HCS I 片选输入 HDS1 HDS2 I 数据选通输入 HAS I 地址选通输入 HR W I 读 写输入 HRDY O Z 准备好输出 处理器向外设表示已准备好 HINT O Z 中断输出 复位时 输出高 EMU1 OFF为低时呈高阻态 HPIENA I HPI模块选择输入 当选择了主机接口 该信号必须置1 如果悬空或接地 就不能选择HPI模块 39 10 电源引脚CVDD S VDD CVDD是指定的CPU核的电源电压DVDD S VDD DVDD是指定的I O引脚的电源电压VSS S Ground VSS是指定的器件的电源地 40 11 IEEE1149 1测试引脚TCK I IEEE标准1149 1测试时钟 一般是50 占空比的固有时钟信号TDI I IEEE标准1149 1测试数据输入 具有上拉电阻的引脚 TD0 O Z IEEE标准1149 1测试数据输出 所选定的寄存器的内容在TCK的下降沿从TD0中移出TMS I IEEE标准1149 1测试方法选择 是具有内部上拉电阻的引脚 TRST I IEEE标准1149 1测试复位 EMU0 I O Z 仿真中断引脚0 当 TRST为低 为保证EMU1 OFF的有效性 EMU0必须为高 当 TRST为高 EMU0可用来作为仿真系统的中断信号EMU1 OFF I O Z 仿真中断引脚1 所有输出禁止 当 TRST为高 EMU0可用来作为仿真系统的中断信号 当 TRST为低 EMU1 OFF表现为OFF的特性 41 芯片的串行口和外设接口C54X具有高速 全双工串行口 可用来与系统中的其它C54X器件 编码解码器 串行模 数变换器以及其它串行器件直接接口 42 标准串行口SP高速 全双工 其发送器和接收器是双向缓冲的 可工作在任意的时钟频率上 标准同步串口有2个存储器映像寄存器用于传送数据 即发送数据寄存器DXR和接收数据寄存器DRR 每个串行口的发送和接收部分都有与之相关的时钟 帧同步脉冲以及串行移位寄存器 串行数据可按8位字节或16位字节转换 串行口在进行收发数据操作时 可产生它们自己的可屏蔽收发中断 RINT和XINT 让软件来管理串行口数据的传送 43 缓冲串行口BSP在标准同步串行口的基础上增加了一个自动缓冲单元 ABU 并以CLKOUT频率计时 它是全双工和双缓的 以提供灵活的数据串长度 如可使用8 10 12 16位连续通信流数据包 为发送和接收数据提供帧同步脉冲及一个可编程频率的串行时钟 ABU利用独立于CPU的专用总线 让串行口直接读 写C54X内部存储器 这样可使串行口处理事务开销最省 并能达到较快的数据率 BSP有两种工作方式 非缓冲方式和自动缓冲方式 当工作在非缓冲方式 标准方式 时 BSP与SP一样 都是在软件控制下经中断进行的 这种方式下ABU是透明的 串行口产生的以字为基础的中断 WXINT和WRINT 加到CPU 作为发送中断 XINT 和接收中断 RINT 当工作在自动缓冲方式时 串行口直接与C54X内部存储器进行16位数据传送 44 多通道带缓冲串行口McBSP在C54XX的C5402 C5410 C5420中设有McBSP 其中C5402有2个 C5410有3个 C5420有6个 McBSP是基于SP的引脚连接界面 有如下特点 双倍的发送缓冲和三倍的接收缓冲数据存储器 允许连续的数据流 独立的接收 发送帧和时钟信号 可直接与工业标准的编码器 其它串行A D D A器件连接 具有外部移位时钟发生器及内部频率可编程移位时钟 发送和接收通道最多可达128路 宽范围的数据格式选择 包括8 12 16 20 24 32位字长 利用U律或A率的压缩扩展通信 8位数据发送的高位 低位先发送可选 帧同步和时钟信号的极性可编程 可编程内部时钟和帧同步信号发生器 45 McBSP 多通道带缓冲串行口 的工作流程 串口复位 串口初始化 按照写DXR的要求 给出数据 等待2个时钟周期后 接收器和发送器激活 46 时分多路串行口TDMTDM是一个允许数据时分多路的同步串行口 它将时间间隔分成若干子间隔 每个子间隔表示一个通信信道 C54X的TDM最多可有8个TDM信道可用 每种器件可用一个信道发送数据 用8个信道中的一个或多个信道接收数据 TDM为多处理器通信提供了简便而有效的接口 也有两种工作方式 非TDM和TDM方式 时分多路串行模式是将时间分为时间段 周期性地分别按时间段顺序与不同