Quartus-II使用教程-完整实例_第1页
Quartus-II使用教程-完整实例_第2页
Quartus-II使用教程-完整实例_第3页
Quartus-II使用教程-完整实例_第4页
Quartus-II使用教程-完整实例_第5页
免费预览已结束,剩余6页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1 Quartus 入门教程入门教程 一个 一个 Verilog 程序的编译和功能仿真 程序的编译和功能仿真 Quartus 是 Altera 公司推出的专业 EDA 工具 支持原理图输入 硬件描述语言的输 入等多种输入方式 硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数 字系统 接下来我们对这种智能的 EDA 工具进行初步的学习 使大家以后的数字系统设 计更加容易上手 第一步 打开软件 快捷工具栏 提供设置 setting 编译 compile 等快捷方式 方便用户使用 用户也 可以在菜单栏的下拉菜单找到相应的选项 菜单栏 软件所有功能的控制选项都可以在其下拉菜单中找到 信息栏 编译或者综合整个过程的详细信息显示窗口 包括编译通过信息和报错信息 快捷工具栏 信息栏 菜单栏 工作区 资源管理窗口 任务管理窗口 2 第二步 新建工程 file new Project Wizard 1 工程名称 2 添加已有文件 没有已有文件的直接跳过next 所建工程的保存路径 工程名称 顶层模块名 芯片级设计为实体名 要求 与工程名称相同 如果有已经存在的文件 就在该过程中添加 软 件将直接将用户所添加 的文件添加到工程中 3 3 选择芯片型号 我们选择 MAX3000A 系列下的 EPM3256AQC208 10 芯片 注 如果不下载到开发板上进行测试 这一步可以不用设置 4 选择仿真 综合工具 第一次实验全部利用 quartus 做 三项都选 None 然后 next 所选的芯片 的系列型号 快速搜索所需的芯片 选择芯片 4 5 工程建立完成 点finish 选择第三方综合工具 如果 使用 Quartus 内部综合工具 则选择 none 选择第三方仿真工具 如果 使用 Quartus 内部仿真工具 则选择 none 选择时序分析仪 工程建立完成 该窗口显示所建立工程所 有的芯片 其他第三方 EDA 工具选择情况 以及模块名等等信息 5 第三步 添加文件 file new VHDL file 新建完成之后要先保存 第四步 编写程序 以实现一个与门和或门为例 Verilog 描述源文件如下 module test a b out1 out2 input a b Output out1 out2 assign out1 a assign out2 a b endmodule 然后保存源文件 第五步 检查语法 点击工具栏的这个按钮 start Analysis synthesis 我们选择Verilog HDL File设计文件格式既选择Verilog 文本输入形式 6 点击确定完成语法检查 第六步 锁定引脚 点击工具栏的 pin planner 注 如果不下载到开发板上进行测试 引脚可以不用分配 双击 location 为您的输入输出配置引脚 该窗口显示了语法检查后的详细信 息 包括所使用的 io 口资源的多 少等内容 相应的英文名大家可以 自己查阅 语法检查成功 没有 error 级别以上的错误 各个端口的输入输出 类型 顶层某块的输入输出口与 物理的芯片端口想对应 7 第七步 整体编译 工具栏的按钮 start Complilation 第八步 功能仿真 直接利用 quratus 进行功能仿真 1将仿真类型设置为功能仿真 Assignments setting Simulator Settings 下拉 Function 选择为使用端 口选项卡 该窗口给出综合后代码的资源使 用情况既芯片型号等等信息 8 2建立一个波形文件 new Vector Waveform File 然后导入引脚 双击 Name 下面空白区域 Node Finder list 点击 Functional 表示功能仿真 既不包括时 序信息 timinng 表示时序仿真 加入 线及寄存器的延时信息 添加波形文件作为信号输出文件 以便观察信号的输出情况 9 接下来设置激励信号 单击 选择 Timing Multiplied by 1 设置 b 信号源的时候类同设置 a 信号源 最后一步改为 Multiplied by 2 双击弹出右 边的对话框 点击如下图添加 信号 点击产生端口列表 设置仿真的开始及结束时间 设置输入信号周期 我们自定义的输入信号 10 然后要先生成仿真需要的网表 工具栏 processing Generate Functional Simulation Netlist 接下来开始仿真 仿真前要将波形文件保存 点击工具栏开始仿真 11 观察波形 刚好符合我们的逻辑 功能仿真通过 第九步 下载 点击 Programmer 再点击 Hardware Setup 配置下载电 缆 单击弹出窗口的 Add Hardware 按钮 选择并口下载 ByteBlasterMV or ByteBlasterMV 单击 Close 按钮完成设置 CPLD 器件生成

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论