23.块语句设计VHDL程序.doc_第1页
23.块语句设计VHDL程序.doc_第2页
23.块语句设计VHDL程序.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

重庆科创职业学院授课方案（教案）课名： 教 师： 班级: 编写时间： 课题： 块语句设计VHDL程序授课时数2教学目的及要求：1.掌握用块语句实现加法器2.熟练应用块语句设计不同电路的方法教学重点：用块语句设计VHDL加法器教学难点： 块语句实现加法器的语言要素教学步骤及内容 ： 一.复习旧课二.新课1.BLOCK语句可以将许多并行语句包装在一起。其应用的主要目的是改善并行语句及其结构的可读性，或是利用BLOCK的保护表达式关闭某些信号。2.块语句的基本格式BLOCK语句的书写格式如下：块标号:BLOCK 块保护表达式 接口说明语句 类属参数说明语句 BEGIN 并行语句 END BLOCK 块标号;3.设计过程：（1）输入设计项目并将其设为当前项目；（2）在文本编辑窗中设计输入块语句实现加法器的VHDL代码：entity full_add is port(a,b,cin : in bit; sum,cout : out bit);end full_add;architecture exam_of_blk of full_add issignal s1,s2,c1,c2: bit; beginhalf_add1 :block 旁批栏：begin s1=a xor b; c1=a and b; end block half_add1; half_add2 :block begin s2=s1 xor cin; c2=s1 and cin;end block half_add2; connecter :block begin sum =s2; cout =c1 or c2; end block connecter;end exam of blk;4.项目编译：选择目标器件。选择菜单命令Assign | Device，弹出Device对话框。选择对话框的Device Family下拉列表框中的目标器件(EPM7128SLC84-10)引脚指定，编译。5.项目时序仿真：创建波形文件输入信号节点设置仿真时间编辑输入节点波形-运行仿真。6.引脚指定：指定输入输出对应的芯片的引脚，注意一些引脚不能用。选择菜单命令Assign | Pin/Location/Chip，将设计的加法器与目标芯片(EPM7128SLC84-10)联系起来。7.程序下载：Max+PlusII-progeammer-JTAG-Multi-Device JTAG chain setup-Select Programming file 找到.pof 文件-add-OK8.实验箱上现象的分析描述与验证。三.小结对学生在实验过程中遇到的问
人人文库> 全部分类> 应用文书 > 规章制度

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论