EDA存储器实验.doc

实验三 存储器实验一 实验内容：1）RAM设计实验。 用VHDL设计一个拥有八位地址线，八位数据线的RAM，数据读入与数据输出分开，存储空间为256*8位。2）LPM_RAM_IO定制实验。 利用lpm_ram_io设置参数定制一片256*8位的ram。3）存储器综合实验。 设计一个数据选择通路电路，再利用定制的lpm_ram_io，组合成存储器实验，进行波形仿真后。在设计一个附加显示电路，下载到试验箱进行硬件印证。二 参数说明以及波形仿真1）ram设计实验：参数设置： End time : 2.0us Grad size: 100.00ns参数说明： Clk :时钟激励信号 Din :数据输入端口 Addr :地址输入端口 We ：数据写信号，高电平有效。 Dout :总线数据信号波形分析:时间（ns） 0100 :数据初始化 100200:din=FF,addr=01,we=1，数据FF写入内存01。 200300: din=3E,addr=02,we=1,数据3E写入内存02。 300400: din=C8,addr=03,we=0,数据C8未能写入内存03。 400500: 信号无效。 500600：addr=01,we=0,din=0,读取内存01的数据FF。 600700: addr=02,we=0,din=0.读取内存02的数据3E。仿真结论： 波形仿真符合预期，结果正确无误。2）lpm_ram_io定制实验内存数据： 00：E1 01：D2 02：F3 04：C5 其他：00参数设置： End time : 2.0us Grad size: 100.00ns参数说明： Clk_cdu :时钟激励信号。 memenab :ram选择信号，高电平有效。 Addr :地址输入端口。 We :数据写信号，高电平有效。 Rd :数据读取信号，高电平有效。 D :总线数据信号。波形分析:时间（ns） 0100 : memeab=1,addr=01,rd=we=0，选择ram，但是不进行操作。 100400：memeab=1 rd=1 we=0 addr=01,02,03.在信号延时的情况下，读信号有效，选中RAM，写信号无效，依次对内存块读取，显示E1，D2，F3以及C5。 400500: memeab=rd= we=0。信号无效，不进行读写操作。 500600：addr=04,we=1,din=0,memenab=0,ram选择信号无效，不操作。 600700: addr=04,we=1,din=A4，memenab=1。片选信号以及写信号有效，数据A4写入到内存04. 700800：addr=04,we=0,，rd=1, memenab=1，片选以及读信号有效，内存04中的数据被读取,总线显示A4。仿真结论： 波形仿真在周期内的存取符合预期，结果正确。3）存储器实验实验数据： 00：0F 01：0E 02：0D 04：0C others：00参数设置： End time : 3.0us Grad size: 100.00ns参数说明： Clk :时钟激励信号。 M/w/r :ram选择信号；数据写入信号；数据读取信号。高电平有效。 Input :数据输入端口。 Pcc/l/e :数据pc清零信号（低电平有效）；自增高电平有效）以及使能信号（高电平有效）。 Ar/pald :地址装载信号，以及pc直接输入到ar的信号，均为高电平有效。Sw/pcbus :数据输入以及pc数据通路选通信号（低电平有效）。 D :双向总线数据信号。波形分析:时间（ns） 0100 : 各信号以及数据初始化。 100200：input=01，sw_bus=0；ar=1,数据（地址）01装入到ar中。 100200：input=0F，sw_bus=0，memenab=1,we=1，装载数据0F经过总线传送到内存地址01。200300：input=02，sw_bus=0；ar=1,数据（地址）02装入到ar中。300400：input=0E，sw_bus=0，memenab=1,we=1，装载数据0E经过总线传送到内存地址02。 400500：input=03，sw_bus=0；ar=1,数据（地址）03装入到ar中。 500600：input=0D，sw_bus=0，memenab=1,we=1，装载数据0D经过总线传送到内存地址03。600700：input=04，sw_bus=0；ar=1,数据（地址）04装入到ar中。 700800：input=0C，sw_bus=0，memenab=1,we=1，装载数据0F经过总线传送到内存地址04。 800900：从这个周期开始，写入数据结束，开始从内存块00到04依次进行读取工作，此处为自动读取，PC数据不经过总线直接传送AR，并且PC一直自增。 Pc=0,ar/pald=11,pc/swbus=01,pc中的数据00读入AR. 9001000：pcc/l/e=111，程序计数器自增，meneab=rd=1.读取数据，并且程序计数器自增 10002000：这个时期内，讯号基本重复800-1000内的复制，首先是程序计数器的值被读取AR，接下来的周期读取内存块的值，同时程序计数器自增。 仿真结论： 波形仿真符合预期，在内存块中一次读入了OF，OE，OD，OC。并且在增加了独立控制信号pc_ar_ld之后，计数器的值直接读入到AR，实现了对00到04内存块的连续读取，虽然有一定的延迟，但是结果正确。三，硬件下载1） 目标器件选择为：FLEKX10K:EPF10K20TI144-42） 设计方法：添加了四位数码管电路，分别显示总线数据以及地址数据，对于 输入问题，添加了计数器。3）管脚分配： PcclrPcldPcenClk1Clk MeneabWeRd727378122125868788ClrEn_sEn_gSw_busPc_busArldPc_ar_ld919295798081824)实验记录inputPcc/ld/enM/r/dPc/sw_busAr/pa_ldAroutd000000001100ZZZZ01000000101001010F0001011000010F02000000101002020E0001011000020E03000000101003030D0001011000030D04000000101004040C0001011000040C0010011011010000001111101101010F001111101101020E001111101101030D001111101101040C00111110110105005)结论实验实现了数据在内存块的存储，并且在增加了控制信号pcarld后，通过对程序计数器的自增，实现了对数据块的连续读取。硬件下载正确。五实验日记五实验日记在实验的过程中，遇到的问题主要有：1） 在进行VHDL设置RAM时，信号的延迟比较显著。2） 在进行RAM定制中，第一次的仿真时，无法进行数据写入，