常用存储器总结.doc

目次1 存储器分类21.1 按存储介质分类21.2 按存取方式分类21.3 按应用可分类32 存储器概述42.1 主储存器结构42.2 主存中存储单元地址的分配42.3 主存的技术指标53 半导体存储芯片的基本结构63.1 随机存取存储器（RAM）73.3.1 静态RAM（SRAM）73.3.2 动态RAM(DRAM)93.2 只读存储器（ROM）163.2.1 掩膜ROM163.2.2 PROM173.2.3 EPROM173.2.4 EEPROM183.2.5 闪速存储器(Flash Memory)183.3 内存卡193.4 存储器与CPU的连接213.3.1 存储容量的扩展213.3.2 存储器与CPU的连接221 存储器分类1.1 按存储介质分类（1）半导体存储器。存储元件由半导体器件组成的叫半导体存储器。其优点是体积小、功耗低、存取时间短。其缺点是当电源消失时，所存信息也随即丢失，是一种易失性存储器。半导体存储器又可按其材料的不同， 分为双极型（TTL）半导体存储器和MOS半导体存储器两种。 前者具有高速的特点，而后者具有高集成度的特点，并且制造简单、成本低廉， 功耗小、故MOS半导体存储器被广泛应用。（2）磁表面存储器。磁表面存储器是在金属或塑料基体的表面上涂一层磁性材料作为记录介质，工作时磁层随载磁体高速运转，用磁头在磁层上进行读写操作，故称为磁表面存储器。由于用具有矩形磁滞回线特性的材料作磁表面物质，它们按其剩磁状态的不同而区分“0”或“1”，而且剩磁状态不会轻易丢失，故这类存储器具有非易失性的特点。（3）光盘存储器。光盘存储器是应用激光在记录介质(磁光材料)上进行读写的存储器，具有非易失性的特点。光盘记录密度高、耐用性好、可靠性高和可互换性强等。1.2 按存取方式分类按存取方式可把存储器分为随机存储器、只读存储器、顺序存储器和直接存取存储器四类。（1）随机存储器RAM(Random Access Memory)。RAM是一种可读写存储器， 其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间与存储单元的物理位置无关。计算机系统中的主存都采用这种随机存储器。由于存储信息原理的不同， RAM又分为静态RAM (以触发器原理寄存信息)和动态RAM(以电容充放电原理寄存信息)。DDR RAM（Date-Rate RAM）也称作DDR SDRAM，这种改进型的RAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。这是目前电脑中用得最多的内存，而且它有着成本优势，事实上击败了Intel的另外一种内存标准Rambus DRAM。在很多高端的显卡上，也配备了高速DDR RAM来提高带宽，这可以大幅度提高3D加速卡的像素渲染能力。 （2）只读存储器ROM(Read only Memory)。只读存储器是能对其存储的内容读出，而不能对其重新写入的存储器。这种存储器一旦存入了原始信息后，在程序执行过程中，只能将内部信息读出，而不能随意重新写入新的信息去改变原始信息。因此，通常用它存放固定不变的程序、常数以及汉字字库，甚至用于操作系统的固化。它与随机存储器可共同作为主存的一部分，统一构成主存的地址域。只读存储器分为掩膜型只读存储器MROM（Masked ROM）、可编程只读存储器PROM(Programmable ROM)、可擦除可编程只读存储器EPROM(Erasable Programmable ROM)、用电可擦除可编程的只读存储器EEPROM(Electrically Erasable Programmable ROM)。以及近年来出现了的快擦型存储器Flash Memory，它具有EEPROM的特点，而速度比EEPROM快得多。1.3 按应用可分类存储器有三个主要特性：速率、容量和价格/位（简称位价）。一般说来，速度越高，价位就越高；容量越大，价位就越低；而且容量越大，速度必越低。可以用一个形象的存储器分层结构图，来反映上述的问题，如下图所示。 实际上，存储器的层次结构主要体现在缓存主存、主存辅存这两个存储层次上，如下图所示。2 存储器概述2.1 主储存器结构主存的实际结构如上图所示，当根据MAR中的地址访问某个存储单元时，需经过地址译码、驱动等电路，才能找到所需访问的单元。读出时，需经过读出放大器，才能将被选中单元的存储字送到MDR。写入时，MDR中的数据也必须经过写入电路才能真正写入到被选中的单元中。现代计算机的主存都由半导体集成电路构成，图中的驱动器、译码器和读写电路均制作在存储芯片中，而MAR和MDR制作在CPU芯片内。存储芯片和CPU芯片可通过总线连接，如下图所示。当要从存储器读出某一信息字时，首先由CPU将该字的地址送到MAR，经地址总线送至主存，然后发读命令。主存接到读命令后，得知需将该地址单元的内容读出，便完成读操作，将该单元的内容读至数据总线上，至于该信息由MDR送至什么地方，远已不是主存的任务，而是由CPU决定的。若要向主存存入个信息字时，首先CPU将该字所在主存单元的地址经MAR送到地址总线，并将信息字送入MDR，然后向主存发写命令，主存按到写命令后，便将数据线上的信息写入到对应地址线指出的主存单元中。2.2 主存中存储单元地址的分配主存各存储单元的空间位置是由单元地址号来表示的，而地址总线是用来指出存储单元地址号的，根据该地址可读出一个存储字。不同的机器存储字长也不同，为了满足字符处理的需要，常用8位二进制数表示一个字节，因此存储字长都取8的倍数。通常计算机系统既可按字寻址，也可按字节寻址。例如IBM370机其字长为32位，它可按字节寻址，即它的每一个存储字包含4个可独立寻址的字节，其地址分配如下图 (a)所示。字地址是用该字高位字节的地址来表示，故其字地址是4的整数倍，正好用地址码的末两位来区分同一字的4个字节的位置。但对PDP11机而言，其字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图(b)所示。如上图(a)所示，对24位地址线的主存而言，按字节寻址的范围是16MB，按字寻址的范围为4MB。如上图(b)所示，对24位地址线而言，按字节寻址的范围仍为16MB，但按字寻址的范围为8MB。2.3 主存的技术指标主存的主要技术指标是存储容量和存储速度。存储容量：是指主存能存放二进制代码的总数，即：存储容量存储单元个数存储字长它的容量也可用字节总数来表示，即：存储容量存储单元个数存储字长8存储速度：存储速度是由存取时间和存取周期来表示的。存取时间：又叫存储器的访问时间(Memory Access Time)，它是指启动一次存储器操作(读或写)到完成该操作所需的全部时间。存取时间分读出时间和写入时间两种。读出时间是从存储器接收到有效地址开始，到产生有效输出所需的全部时间。写入时间是从存储器接收到有效地址开始，到数据写入被选中单元为止所需的全部时间。存取周期：(Memory Cycle Time)是指存储器进行连续两次独立的存储器操作(如连续两次读操作)所需的最小间隔时间，通常存取周期大于存取时间。现代MOS型存储器的存取周期可达100ns；双极型TTL存储器的存取周期接近10ns。与存取周期密切相关的指标叫存储器的带宽，它表示每秒从存储器进出信息的最大数量，单位可用字/秒或字节/秒或位/秒表示。如存取周期为500ns，每个存取周期可访问16位，则它的带宽为32M位秒。存储器的带宽决定了以存储器为中心的机器可以获得的信息传输速度，它是改善机器瓶颈的一个关键因素。为了提高存储器的带宽，可以采用以下措施：1、缩短存取周期；2、增加存储字长，使每个周期访问更多的二进制位；3、增加存储体。3 半导体存储芯片的基本结构半导体存储器随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM） 非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）只读存储器半导体存储芯片采用超大规模集成电路制造工艺制成，其内部结构如下图所示：译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信号，该信号在读写电路的配合下完成对被选中单元的读写操作。读写电路包括读出放大器和写入电路，用来完成读写操作。存储芯片通过地址总线、数据总线和控制总线与外部连接。地址线是单向输入的，其位数与芯片容量有关。数据线是双向的(有的芯片可用成对出现的数据线分别作输入或输出)，其位数与芯片可读出或写入的数据位数有关。地址线和数据线的位数共同反映存储芯片的容量。如地址线为10根，数据线为4根，则芯片容量为2104B4KB 控制线主要有读/写控制线与片选线两种。读/写控制线决定芯片进行读/写操作，片选线用来选择存储芯片。由于存储器是由许多芯片组成，需用片选信号来确定哪个芯片被选中。3.1 随机存取存储器（RAM）RAM 又可分为SRAM（Static RAM/静态存储器）和DRAM（Dynamic RAM/动态存储器）。SRAM 是利用双稳态触发器来保存信息的，只要不掉电，信息是不会丢失的。DRAM是利用MOS（金属氧化物半导体）电容存储电荷来储存信息，因此必须通过不停的 给电容充电来维持信息，所以DRAM 的成本、集成度、功耗等明显优于SRAM。 SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓冲。DRAM保留数据 的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很多，计算机内存就是DRAM的。而通常人们所说的SDRAM 是DRAM 的一种，它是同步动态存储器，利用一个单一的系统时钟同步所有的地址数据和控制信号。使用SDRAM不但能提高系统表现，还能简化设计、提供高速的数据传输。在嵌入式系统中经常使用。随机存取存储器按其存储信息的原理不同，可分为静态RAM和动态RAM两大类。3.3.1 静态RAM（SRAM）静态RAM基本单元电路。存储器中用于寄存“0”和“1”代码的电路叫做存储器的基本单元电路，下图所示一个6个MOS管组成的基本单元电路。图中T1T4是一个由MOS管组成的触发器基本电路，T5、T6尤如一个开关，受行地址选择信号控制。由T1T6共同构成一个六管MOS基本单元电路。T7、T8受列地址选择控制，分别与位线A和A相连，它们并不包含在基本单元电路内，而是芯片内同一列的各个基本单元电路所共有的。假设触发器己存有“1”信号，即A点为高电平。当需读出时，只要使行、列地址选择信号均为有效，则使T5、T6，T7、T8均导通，A点高电平通过T6后，再由位线A通过T8作为读出放大器的输入信号，在读选择有效时，将“1”信号读出。由于静态RAM是触发器存储信息，因此即使信息读出后，它仍保持其原状态，不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器。写入时可以不管触发器原状态如何，只要将写入代码送至DIN端，在写选择有效时，经两个写放大器，使两端输出为相反电平。当行、列地址选择有效时，使T5、T6、T7、T8导通，并使A与A点置成完全相反的电平。这样，就把欲写入的信号写入到该单元电路中。如欲写入“1”，即DIN=1，经两个写放大器使位线A为高电平，位线A为低电平，结果使A点为高，A点为低，即写入了“1”信息。静态RAM芯片举例Intel2114芯片的外特性如下图所示。2114的容量为1K4位。图中A9A0为地址输入端；I/O1I/O4为数据输入输出端；为片选信号(低电平有效)；为写允许信号(低电平为写)；Vcc为电源端；GND为接地端。静态RAM读写时序。 读周期时序2114RAM芯片读周期时序上图是2114RAM芯片读周期时序，在整个读周期中始终为高电平(故图中省略)。读周期tRC是指对芯片进行两次连续读操作的最小间隔时间。读时间tA表示从地址有效到数据稳定所需的时间。图中tCO是从片选有效到输出稳定的时间。可见只有当地址有效经tA后，且当片选有效经tCO后，数据才能稳定输出，这两者必须同时具备。根据tA和tCO的值，便可知当地址有效后，经tAtCO时间必须给出片选有效信号，否则信号不能出现在数据线上。需注意，从片选失效到输出高阻需一段时间tOTD，故地址失效后，数据线上的有效数据有一段维持时间tOHA，以保证所读数据可靠。写周期时序2114RAM芯片写周期时序上图是2114RAM芯片写周期时序。写周期tWC是对芯片进行连续两次写操作的最小间隔时间。写周期包括滞后时间tAW、写入时间tW和写恢复时间tWR。在有效数据出现前，RAM的数据线上存在着前一时刻的数据Dout，故在地址线发生变化后，、均需滞后tAW再有效，以避免将无效数据写入到RAM的错误。但写允许 失效后，地址必须保持一段时间，叫做写恢复时间。此外，RAM数据线上的有效数据(即CPU送至RAM的写入数据DIN)必须在 、 失效前的tDW时刻出现，并延续一段时间tDH(此刻地址线仍有效，tWRtDH)， 以保证数据可靠写入。小结：SRAM是Static Random Access Memory的缩写，中文含义为静态随机访问存储器，它是一种类型的半导体存储器。“静态”是指只要不掉电，存储在SRAM中的数据就不会丢失。这一点与动态RAM（DRAM）不同，DRAM需要进行周期性的刷新操作。然后，我们不应将SRAM与只读存储器（ROM）和Flash Memory相混淆，因为SRAM是一种易失性存储器，它只有在电源保持连续供应的情况下才能够保持数据。“随机访问”是指存储器的内容可以以任何顺序访问，而不管前一次访问的是哪一个位置。 SRAM中的每一位均存储在四个晶体管当中，这四个晶体管组成了两个交叉耦合反向器。这个存储单元具有两个稳定状态，通常表示为0和1。另外还需要两个访问晶体管用于控制读或写操作过程中存储单元的访问。因此，一个存储位通常需要六个MOSFET。对称的电路结构使得SRAM的访问速度要快于DRAM。SRAM比DRAM访问速度快的另外一个原因是SRAM可以一次接收所有的地址位，而DRAM则使用行地址和列地址复用的结构。 SRAM不应该与SDRAM相混淆，SDRAM代表的是同步DRAM（Synchronous DRAM），这与SRAM是完全不同的。SRAM也不应该与PSRAM相混淆，PSRAM是一种伪装成SRAM的DRAM。 从晶体管的类型分，SRAM可以分为双极性与CMOS两种。从功能上分，SRAM可以分为异步SRAM和同步SRAM（SSRAM）。异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。同步SRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关3.3.2 动态RAM(DRAM)动态RAM的基本单元电路。常见的动态RAM基本单元电路有三管式和单管式两种，它们的共同特点都是靠电容存储电荷的原理来寄存信息的。若电容上存有足够多的电荷表示存“1”，电容上无电荷表示存“0”。电容上的电荷一般只能维持12ms，因此即使电源不掉电信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程叫再生或刷新。由于它与静态RAM相比，具有集成度更高、功耗更低等特点，因此目前被各类计算机广泛应用。上图示意了由Tl、T2，T3三个MOS管组成的三管MOS动态RAM基本单元电路。读出时，先对预充电管T4置一预充电信号(在存储矩阵中，每一列共用一个T4管)，使读数据线达高电平VDD，然后由读选择线打开T2，若Tl的极间电荷Cg存有足够多的电荷(被认为原存“1”)，使T1导通，则因T2、Tl导通接地，使读数据线降为零电平，读出“0”信息。若Cg没足够电荷(原存“0”)，则T1截止，读数据线为高电平不变，读出“1”信息。可见，由读出线的高低电平可区分其是读“1”，还是读“0”，只是它与原存信息反相。写入时，将写入信号加到写数据线上，然后由写选择线打开T3，这样，Cg便能随输入信息充电(写“1”)或放电(写“0”)。为了提高集成度，将三管电路进一步简化，去掉Tl，把信息存在电容Cs上，将T2、T3合并成一个管子T，得单管MOS动态RAM基本单元电路，如下图所示。读出时，字线上的高电平使T导通，若Cs有电荷，经T管在数据线上产生电流，可视为读出“1”。若Cs无电荷，则数据线上无电流，可视为读出“0”。读操作结束时，Cs的电荷已泄放完毕，故是破坏性读出，必须再生。写入时，字线为高电平使T导通，若数据线上为高电平，经T管对Cs充电使其存“1”；若数据线为低电平，则Cs经T放电，使其无电荷而存“0”动态RAM芯片举例三管动态RAM芯片。三管动态RAM芯片的结构如下图所示。这是一个1K1位的存储芯片，图中每一小方块代表由3个MOS管组成的动态RAM基本单元电路。它们排列成3232的矩阵，每列都有一个刷新放大器(用来形成再生信息)和一个预充电管，芯片有10根地址线，采用重合法选择基本单元电路。读出时，先置以预充电信号，接着按行地址A9A5经行译码器给出读选择信号，同时由列地址A4A0经列译码器给出列选择信号。只有在行、列选择信号共同作用下的基本单元电路，才能将其信息经读数据线送到读写控制电路并从数据线D输出。写入时，首先将写入信息由数据线D送入读写控制电路，并在列地址的作用下，由列译码器的输出控制输入信息只送到被选中列的写数据线上。然后在受行地址控制的行译码器给出的写选择信号的作用下，信息被写入到行列共同选中的基本单元电路内。单管动态RAM芯片。4116动态RAM(16K1位)芯片结构单管动态RAM芯片结构的示意图如上图所示。这是一个16K1位的存储芯片，按理应有14根地址线，但为了减少芯片封装的引脚数，地址线只有7根。因此，地址信息分两次传送，先送7位行地址，再送7位列地址。芯片内有时序电路，它受行地址选通、列地址选通以及写允许信号控制。)动态RAM时序。由于动态RAM的行、列地址是分别传送的，因此分析其时序时，应特别注意、与地址的关系。即：先由将行地址送入行地址缓存器，再由 将列地址送入列地址缓存器，因此， 滞后于的时间必须要超过其规定值。和正、负电平的宽度应大于规定值，以保证芯片内部正常工作行、列地址和的下沿(负跳变)应满足有足够的地址建立时间和地址保持时间，以确定行、列地址均能准确写入芯片。读时序：在读工作方式时(写允许1)，读工作周期是指动态RAM完成一次“读”所需的最短时间tCRD，也是一个周期。为了确保读出数据无误，必须要求写允许1在列地址送入前(即下沿到来前)建立，而1的撤除应在失效后(即上升沿后)；还要求读出数据应在有效后一段时间且有效后一段时间时出现，而数据有效的撤除时间，应在失效后一段时间。写时序：在写工作方式时(写允许=0)，的一个周期即为写工作周期，如上图所示。为了确保写入数据准确无误，=0应先于=0，而且数据的有效存在时间应与及的有效相对应。即写入数据应在有效前的一段时间出现，它的保持时间应为有效后的一段时间，这是因为数据的写入实际上是由的下沿激发而成的。可见，为了保证正常写入，、有效均要大于数据DIN有效的时间。动态RAM的刷新刷新的过程实质上是先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程。动态RAM与静态RAM的比较目前，动态RAM的应用比静态RAM要广泛得多。其原因是：在同样大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路为6个MOS管；动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；动态RAM的功耗仅为静态RAM的1/6；动态RAM的价格仅为静态RAM的1/4。因此，随着动态RAM容量不断扩大，速度不断提高，它被广泛应用于计算机的主存。动态RAM也有缺点：由于使用动态元件(电容)，因此它的速度比静态RAM低；动态RAM需要再生，故需配置再生电路，也需要消耗一部分功率。通常容量不大的高速存储器大多用静态RAM实现。DDRDDR是一种继SDRAM后产生的内存技术，DDR，英文原意为“DoubleDataRate”，顾名思义，就是双数据传输模式。之所以称其为“双”，也就意味着有“单”，我们日常所使用的SDRAM都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个方波上升沿时进行一次操作(读或写)，而DDR则引用了一种新的设计，其在一个内存时钟周期中，在方波上升沿时进行一次操作，在方波的下降沿时也做一次操作，之所以在一个时钟周期中，DDR则可以完成SDRAM两个周期才能完成的任务，所以理论上同速率的DDR内存与SDR内存相比，性能要超出一倍，可以简单理解为 工作频率为：100MHZ DDR=200MHZ SDR。DDR2DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。 此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR的发展历程，从第一代应用到个人电脑的DDR200经过DDR266、DDR333到今天的双通道DDR400技术，第一代DDR的发展也走到了技术的极限，已经很难通过常规办法提高内存的工作速度；随着Intel最新处理器技术的发展，前端总线对内存带宽的要求是越来越高，拥有更高更稳定运行频率的DDR2内存将是大势所趋。 DDR2与DDR的区别： 在了解DDR2内存诸多新技术前，先让我们看一组DDR和DDR2技术对比的数据。 1、 延迟问题： 从上表可以看出，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。 这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR 200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是3.2GB/s，但是DDR400的核心工作频率是200MHz，而DDR2-400的核心工作频率是100MHz，也就是说DDR2-400的延迟要高于DDR400。 2、封装和发热量： DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。 DDR内存通常采用TSOP芯片封装，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。这也就是DDR的核心频率很难突破275MHZ的原因。而DDR2内存均采用FBGA封装形式。不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。 DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。 DDR2采用的新技术： 除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。 OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。DDR II通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。 ODT：ODT是内建核心的终结电阻器。我们知道使用DDR SDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自已的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。 Post CAS：它是为了提高DDR II内存的利用效率而设定的。在Post CAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（Additive Latency）后面保持有效。原来的tRCD（RAS到CAS和延迟）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。 总的来说，DDR2采用了诸多的新技术，改善了DDR的诸多不足，虽然它目前有成本高、延迟慢能诸多不足，但相信随着技术的不断提高和完善，这些问题终将得到解决DDR3相比起DDR2有更低的工作电压， 从DDR2的1.8V降落到1.5V，性能更好更为省电；DDR2的4bit预读升级为8bit预读。DDR3目前最高能够达到2000Mhz的速度，尽管目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度，但是DDR3内存模组仍会从1066Mhz起跳DDR3DDR3在DDR2基础上采用的新型设计： 18bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。2采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。3采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。DDR3与DDR2的不同之处 1、逻辑Bank数量 DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。 2、封装（Packages） DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。 3、突发长度（BL，Burst Length） 由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。3.2 只读存储器（ROM）只读存储器分为掩膜ROM、PROM、EPROM和EEPROM等多种。对于半导体ROM，基本器件为两种：MOS型和TTL型。ROM也有很多种，PROM是可编程的ROM，PROM和EPROM（可擦除可编程ROM）两者区别是，PROM是一次性的，也就是软件灌入后，就无法修改了，这种是早期的产品，现在已经不可能使用了，而EPROM是通过紫外光的照射擦出原先的程序，是一种通用的存储器。另外一种EEPROM是通过电子擦出，价格很高，写入时间很长，写入很慢。3.2.1 掩膜ROM上图为MOS型掩膜ROM，其容量为1K1位，采用重合法驱动，行、列地址线分别经行、列译码器，各得32根行、列选择线。行选择线与列选择线交叉处既可有耦合元件MOS管，也可没有。列选择线各控制一个列控制管，32个列控制管的输出端共连一个读放大器；当地址为全“0”时；第0行、0列被选中，若其交叉处有耦合元件MOS管，因其导通而使列线输出为低电平，经读放大器反相为高电平，输出“1”。当地址A4A0为11111，A9A5为00000时，即第31行、第0列被选中，但此刻行、列的交叉处无MOS管，故0列线输出为高电平，经读放大器反相为“0”输出。可见，用行、列交叉处是否有耦合元件MOS管，便可区分原存放“1”还是存“0”。当然，此ROM制成后不可能改变原行、列交叉处的是否存在MOS管，所以，用户是无法改变原始状态的。3.2.2 PROMPROM是可以实现一次性编程的只读存储器，上图是16K1位双极型镍铬熔丝式PROM芯片，其基本单元电路是由双极型电路和熔丝构成的。在这个电路中，基极由行选择线控制，发射极与列线之间形成一条镍铬合金薄膜制成的熔丝(可用光刻技术实现)，集电极接电源VCC。用户在使用前可按需要将信息存入行、列交叉的耦合元件内。若欲存“0”，则置耦合元件个大电流，将熔丝烧掉。若欲存“1”，则耦合处不置大电流，熔丝不断。当被选中时，熔丝断掉处将读得“0”，熔丝未断处将读得“1”。当然，已断的熔丝是无法再恢复的，故这种ROM往往只能实现一次编程，不得再修改3.2.3 EPROMEPROM是一种可擦洗可编程的只读存储器。它可以由用户对其所存信息作任意次的改写。目前用得较多的EPROM是用浮动栅雪崩注入型MOS管构成，又称FAMOS型EPROM，如下图所示。 由图所示的N型沟道浮动栅MOS电路，在漏端D加上正电压(如25V，50ms宽的正脉冲)，便会形成一个浮动栅，它阻止源S与漏端D之间的导通，致使此MOS管处于“0”状态。若对D端不加正电压，则形成不了浮动栅，此MOS管便能正常导通，呈“1”状态。由此，用户可按需要对不同位置的MOS管D端加正电压或不加正电压，便制成了用户所需的ROM。一旦用户需重新改变其状态时；可用紫外线照射、驱散浮动栅，再按需要对不同位置的MOS管重新置于正电压，又得出新状态的ROM。故称之为EPROM。3.2.4 EEPROMEEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写。3.2.5 闪速存储器(Flash Memory)闪速存储器(Flash Memory)又叫快擦型存储器，它是在EPROM和EEPROM工艺基础上产生的一种新型的、具有性能价格比更好、可靠性更高的可擦写非易失性存储器。它既有EPROM 的价格便宜、集成度高的优点，又有EEPOM电可擦洗重写的特性。它具有整片擦除的特点，其擦除、重写的速度快。一块1M位的闪速存储芯片的擦除、重写时间小于5s，比一般标准EEPROM快得多，已具备了RAM的功能。它还具有高速编程的特点。非易失性、长期反复使用的大容量Flash memory还可替代软盘或硬盘，作为海量存储器。在笔记本及手掌型袖珍电脑中都大量采用Flash Memory做成固态盘替代磁盘，使计算机平均无故障时间大大延长；功耗更低，体积更小消除了机电式磁盘驱动器所造成的数据瓶颈。Flash也是一种非易失性存储器（掉电不会丢失），它擦写方便，访问速度快，已大大取代了传统的EPROM的地位。由于它具有和ROM一样掉电不会丢失 的特性，因此很多人称其为Flash ROM。FLASH存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦出可编程（EEPROM）的性能，还不会断电丢失数据同时可以快速读 取数据（NVRAM的优势），U盘和MP3里用的就是这种存储器。在过去的20年里，嵌入式系统一直使用ROM（EPROM）作为它们的存储设备，然而近 年来Flash全面代替了ROM（EPROM）在嵌入式系统中的地位，用作存储bootloader以及操作系统或者程序代码或者直接当硬盘使用（U 盘）。目前Flash主要有两种NOR Flash和NADN Flash。NOR Flash的读取和我们常见的SDRAM的读取是一样，用户可以直接运行装载在NOR FLASH里面的代码，这样可以减少SRAM的容量从而节约了成本。NAND Flash没有采取内存的随机读取技术，它的读取是以一次读取一快的形式来进行的，通常是一次读取512个字节，采用这种技术的Flash比较廉价。用户 不能直接运行NAND Flash上的代码，因此好多使用NAND Flash的开发板除了使用NAND Flah以外，还作上了一块小的NOR Flash来运行启动代码。一般小容量的用NOR Flash，因为其读取速度快，多用来存储操作系统等重要信息，而大容量的用NAND FLASH，最常见的NAND FLASH应用是嵌入式系统采用的DOC（Disk On Chip）和我们通常用的“闪盘”，可以在线擦除。目前市面上的FLASH 主要来自Intel，AMD，Fujitsu和Toshiba，而生产NAND Flash的主要厂家有Samsung和Toshiba。3.3 内存卡目前闪存卡、记忆卡有：CF、MMC、 SD、 MINI-SD、 RS-MMC、T-Flash、MS、MS PRO、MS Duo九种。下面我们了解一下这几种卡的规格。 CF卡 即Compact Flash，一种袖珍闪存卡（尺寸43mm*36mm*3.3mm）,存储文件的速度比较快、存储容量适中，能耗低，在中、高档数字照相机上应用比较多。CF存储卡的部分结构采用强化玻璃及金属外壳，CF存储卡采用Standard ATA/IDE接口界面，配备有专门的PCM-CIA适配器（转接卡），笔记本电脑的用户可直接在PCMCIA插槽上使用，使数据很容易在数码相机与电脑之间传递。目前最高容量可以达到8G。 MMC卡 即MultiMediaCard。由西门子公司和首推CF的SanDisk于1997年推出。1998年1月十四家公司联合成立了MMC协会（MultiMediaCardAssociation简称MMCA），现在已经有超过84个成员。MMC的发展目标主要是针对数码影像、音乐、手机、PDA、电子书、玩具等产品，尺寸只有32mm x 24mm x 1.4mm，只有1.5克。MMC也是把存贮单元和控制器一同做到了卡上，智能的控制器使得MMC保证兼容性和灵活性。 MMC存贮卡可以分为MMC和SPI两种工作模式，MMC模式是标准的默认模式，具有MMC的全部特性。而SPI模式则是MMC存贮卡可选的第二种模式，这个模式是MMC协议的一个子集，主要用于只需要小数量的卡（通常是1个）和低数据传输率（和MMC协议相比）的系统，这个模式可以把设计花费减到最小，但性能就不如MMC。 MMC被设计作为一种低成本的数据平台和通讯介质，它的接口设计非常简单：只有7针！接口成本低于0.5美元。在接口中，电源供应是3针，而数据操作只用3针的串行总线即可（SPI模式再加上1针用于选择芯片）。 MMC的操作电压为2.7伏到3.6伏，写/读电流只有27mA和23mA，功耗很低。它的读写模式包括流式、多块和单块。最小的数据传送是以块为单位的，缺省的块大小为512bytes。 SD卡 即Secure Digital Card卡，由松下、东芝和SanDisk联合推出，1999年8月才首次发布。于2000年2月1日发起成立了SD协会（Secure Digital Association简称SDA），成员公司已经超过90个，阵容强大，其中包括IBM，Microsoft，Motorola，NEC、Samsung等。 SD卡数据传送和物理规范由MMC发展而来，大小和MMC差不多，尺寸为32mm x 24mm x 2.1mm。长宽和MMC一样，只是厚了0.7mm，以容纳更大容量的存贮单元。SD卡与MMC卡保持着向上兼容，也就是说，MMC可以被新的SD设备存取，兼容性则取决于应用软件，但SD卡却不可以被MMC设备存取。（SD卡外型采用了与MMC厚度一样的导轨式设计，以使SD设备可以适合MMC）SD接口除了保留MMC的7针外，还在两边加多了2针，作为数据线。采用了NAND型Flash Memory，基本上和SmartMedia的一样，平均数据传输率能达到2MB/s MINI-SD卡顾名思义，MINI SD卡比目前主流的SD卡，在外形上更加小巧，重量仅有30克，体积只有21.5x20x1.4mm，比SD卡足足节省了60%的空间，别小看这么小的外形，它可以让数码设备的体积节约40%空间。才能生产出更小的手机、DV等数码产品。在存储容量上，MINI-SD卡也丝毫不差，从的32MB到1GB各种规格一应俱全。随着消费数码产品的功能越来越大，用户对大容量存储卡的需求也日益增长，目前的512M、1GB等容量已经在逐渐普及，未来还会成倍往上增长。MINI-SD卡支持平均读写演算法( wear leveling algorithms )，自动错误更正(ECC)等多种功能，使得MINI-SD卡在使用寿命上更长，功耗更低。目前市面上的MINI SD卡都支持MINI SD/SD Card（搭配转接卡）标准界面，在原有的SD卡设备上使用MINI SD卡变得非常方便，为MINI SD卡的迅速普及铺平了道路 RS-MMC卡和MINI SD 卡一样，RS MMC卡也是一款投放市场不久的超小型闪存卡，RS-MMC卡标准体积为24 18 1.4 mm，只有标准MMC卡的一半大小，仅比新版的一角硬币大一点点，然而却继承和沿袭了MMC卡所有的优势和性能特征。RS-MMC卡同样支持自动错误改正 (ECC)、线上实时更新程序(ISP) 功能和平均读写演算法( wear leveling algorithms )等诸多功能，在功耗、存储速度等方面比主流的SD卡、MMC卡更加优秀。作为目前MMC卡标准的延伸技术，RS MMC解决了困扰手机及消费电子开发者很久的空间问题，使得设计超小外形的电子产品俨然成为了可能。正因如此，RS MMC卡一经推出便受到了诺基亚等手机业界巨头的支持。 T-Flash卡 随着拍照手机和智能手机的普及，手机用的内存也成为了厂商眼中的新一轮的利润增长点，近日存储业界的巨头美国SanDisk公司就发布了专为移动电话开发的小型闪存“SanDisk T-Flash”。T-Flash的体积只有11151mm，其使用了MLC（多层控制单元）技术的NAND型闪存，最初只有32