基于FPGA的IIR数字滤波器设计.doc

摘 要数字信号处理在科学和工程技术等许多领域中得到了广泛的应用，其中数字滤波器是现代数字信号处理系统的重要组成部分。无限长单位冲激响应（IIR）数字滤波器是非常重要的一类滤波器，与有限长单位冲激响应（FIR）数字滤波器相比，IIR能够以较低的阶次获得较高的频率选择特性从而得到了广泛的应用。本课题采用一种基于现场可编程门阵列（FPGA）的IIR数字滤波器的设计方案。首先基于IIR数字滤波器的相关理论知识，研究了IIR数字滤波器的常用设计方法，并分析了各种IIR数字滤波器的实现结构等基本理论，由分析结果确定了所要设计的IIR数字滤波器的实现结构。然后基于FPGA的结构特点，研究了IIR数字滤波器的FPGA设计与实现，并通过Quartus 设计平台，采用自顶向下的模块化设计思想，将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块进行VHDL语言描述，并进行了仿真和综合。仿真结果表明，本设计的IIR数字滤波器运算速度较快，系数改变灵活，有较好的参考价值。关键词:数字滤波器；无限长单位冲激响应；现场可编程门阵列；VHDL硬件描述语言ABSTRACTDigital signal processing is widely used in lots of fields, such as in science and project technique, Digital filter is one of the important contents of digital signal process. Infiinite impulse response units (IIR) digital filter is a very important type of filters. With its good characteristic of frequency selection in lower order in comparison with finite impulse response (FIR), IIR digital filter is widely applied in modern signal processing systems. This subject is a IIR digital filter design based on the using of field programmable gate array (FPGA). Firstly, based on the analysis of IIR basic realization architectures and the related theoretic analysis, the design methods of IIR sigital filter has been discussed and the structures of a variety of IIR digital filter which can be realized has been analysised. For the results of the theoretical analysis, the final architecture and realization of IIR digital has been decided, Based on the structural characteristics of FPGA, the FPGA design and realization of IIR digital filter has been researched. By used the design plant of Quartus , we adopt blocking method named “Top-down ” and divide the entire IIR digital filter into four blocks, which are Clock control, Time delay, Multiply-addition and Progression. After described with VHDL，we do emulate and synthesis to each block. The result shows that, the introduced IIR digital filter runs fast, and the coefficient changes agility. It has high worth for consulting.Key Words: Digital filter; infinite impulse response units; field programmable gatearray; VHDL hardware description language目 录1器件简介12 IIR数字滤波器的相关理论42.1 IIR滤波器的基本理论42.1.1 IIR数字滤波器的幅频特性62.1.2 IIR数字滤波器的相频特性72.2 IIR数字滤波器的实现结构72.2.1 直接型结构72.2.2 级联型结构82.2.3并联型结构102.3 数字滤波器的有限字长效应理论102.3.1 数字表示112.3.2 输入量化122.3.3 系数量化132.3.4 乘积量化172.3.5 极限环203 IIR数字滤波器的分析设计223.1 IIR数字滤波器的模拟转换设计法223.2 IIR数字滤波器的S-Z变换设计223.2.1标准Z变换223.2.2双线性Z变换243.3 IIR数字滤波器的零极点累试法253.4 优化设计法263.5 IIR数字滤波器的硬件实现方案264 EDA技术和可编程逻辑器件314.1 电子设计自动化EDA技术314.2 可编程逻辑器件314.2.1 FPGA概要314.2.2 FPGA设计语言324.2.3 FPGA开发环境335 IIR数字滤波器的设计与仿真结果分析345.1 各模块的设计与仿真结果分析345.1.1 时序控制模块的设计与仿真结果分析345.1.2 延时模块的设计与仿真结果分析355.1.3 补码乘加模块的设计与仿真结果分析365.1.4 累加模块的设计与仿真结果分析375.1.5 顶层模块设计375.2 IIR数字滤波器的仿真与结果分析385.2.1 IIR数字滤波器的系统设计385.2.2 IIR数字滤波器的系统仿真与结果分析395.2.3 高阶IIR数字滤波器的实现416 IIR数字滤波器的硬件实现426.1 IIR数字滤波器的硬件实现平台426.1.1 硬件结构426.1.2器件介绍436.1.3 JTAG链简介456.1.4 FPGA的配置466.2 IIR数字滤波器的VHDL设计476.2.1 接口定义476.2.2 综合与仿真476.3 数字滤波器的实现47结 束 语48参考文献49致 谢50附录1 各模块VHDL程序51II 1器件简介数字滤波器是具有一定传输选择特性的数字信号处理装置,其输入、输出均为数字信号,实质上是一个由有限精度算法实现的线性时不变离散系统。它的基本工作原理是利用离散系统特性对系统输入信号进行加工和变换,改变输入序列的频谱或信号波形,让有用频率的信号分量通过,抑制无用的信号分量输出。数字滤波器和模拟滤波器有着相同的滤波概念,根据其频率响应特性可分为低通、高通、带通、带阻等类型,与模拟滤波器相比,数字滤波器除了具有数字信号处理的固有优点外,还有滤波精度高(与系统字长有关)、稳定性好(仅运行在0与l两个电平状态)、灵活性强等优点。数字滤波器按单位脉冲响应的性质可分为无限长单位脉冲响应滤波器IIR和有限长单位脉冲响应滤波器(FIR)两种。FIR数字滤波器具有精确的线性相位特性，在信号处理方面应用极为广泛，而且可以采用事先设计调试好的FIR数字滤波器IP Core来完成设计,例如Altera公司提供的针对Altera系列可编程器件的Mega Core但是需要向Altera公司购买或申请试用版9.另外,对于相同的设计指标,FIR滤波器所要求的阶数比IIR滤波器高510倍,成本较高,而且信号的延迟也较大。滤波器所要求的阶数不仅比FIR滤波器低,而且可以利用模拟滤波器的设计成果,设计工作量相对较小,采用FPGA实现的IIR滤波器同样具有多种优越性9.本文介绍(IIR)数字滤波器的设计与分析。数字滤波器(Digital Filter ,DF)用于提取有用信号或者改变信号某种特性的数字信号处理单元，也是现代信号处理系统的重要组成部分之一。因具有模拟滤波器所无法代替的新特性，数字滤波器在数字通信、语音与图像处理、自动控制等领域都有着广泛应用1。与模拟滤波器相比，数字滤波器没有漂移，能够处理低频信号，其频响特性可做到非常接近于理想滤波器的特性，且精度可达到很高的水平，容易集成等，这些优势使得数字滤波器的应用更加广泛。同时DSP(Digital signal processor)的出现和FPGA(Field Programmable Gate Array)的迅速发展也促进了数字滤波器的发展，并为数字滤波器的实现提供了更多的硬件实现平台。如今,我们正处于全面数字化的时代，数字信号处理技术受到人们的广泛关注，其理论及算法随着计算机技术及微电子技术的发展得到了飞速的发展，在许多领域都已得到广泛应用。以与我们关系密切的移动通信来说，模拟通信早已退出通信市场，而完全由数字通信所取代;又如电视技术也正呈现出数字电视取代模拟电视的趋势。数字滤波器是数字信号处理中最重要的组成部分，几乎出现在所有的数字信号处理系统中，随着集成电路技术和DSP技术的发展，数字滤波器的应用也必将更加广泛.相比于模拟滤波器，数字滤波器具有以下显著优点1-2:(1) 精度高 ;(2) 灵活性大;(3) 可靠性高;(4) 易于大规模集成;(5) 并行处理。数字滤波器已发展成为数字信号处理的重要分支，对它的研究也日趋深入。尽管早期的数字滤波器基本是为了代替模拟滤波器而设计，也总能找到其模拟滤波器原型，但随着数字信号处理理论与技术的发展，现代数字滤波器己不完全是模拟滤波器的数字化模型，而是具有模拟滤波器所无法实现的新特性。因此，数字滤波器已成为数字信号处理学科的一个重要分支，其发展是以数字信号处理理论与技术的发展为依托的。近些年，线性滤波方法215，如Wiener滤波、Kalman滤波和自适应滤波得到了广泛的研究和应用，同时一些非线性滤波方法3，如小波滤波、同态滤波、中值滤波、形态滤波等都是现代信号处理的前沿课题，不但有重要的理论意义，也有广阔的应用前景。Wiener滤波是最早提出的一种滤波方法，当信号混有白噪声时，可以在最小均方误差条件下得到信号的最佳估计。但是，由于求解Wiener-Hopf方程的复杂性极高，使得Wiener滤波实际应用起来非常困难，不过Wiener滤波在理论上的意义是非常重要的，利用Wiener滤波的进一步预测，可以求解信号的模型参数，进而获得著名的Levinson算法2。Kalman滤波是20世纪60年代初提出的一种滤波方法。与Wiener滤波相比，它同样可以在最小均方误差条件下给出信号的最佳估计。所不同的是，这种滤波技术在时域中采用递推方式进行，因此速度快，便于实时处理，从而得到了广泛应用。Kalman滤波推广到二维，可用于图像的去噪声。当假设Wiener滤波器的单位脉冲响应为有限长时，可以采用自适应滤波的方法得到滤波器的最佳响应。由于它避开求解Wiener-Hopf方程，为某些问题的解决带来了极大方便3。小波滤波就是利用信号和噪声在各自尺度下的小波变换系数有所不同的特点，来对它们进行分离，从而达到去噪声的目的。同态滤波主要用于解决信号和噪声之间不是相加而是相乘关系时的滤波问题。另外，当信号和噪声之间为卷积关系的时候，在一定条件下可以利用同态滤波把信号有效地分离出来，由同态滤波理论引伸出的复时谱也成为现代信号处理中极为重要的概念。Wiener滤波、Kalman滤波和自适应滤波都是线性滤波，线性滤波的最大缺点就是在消除噪声的同时，会造成信号边缘的模糊。中值滤波是20世纪70年代提出的一种非线性滤波方法，它可以在最小绝对误差条件下，给出信号的最佳估计。这种滤波方法的优点，就是能够保持信号的边缘不模糊。另外，它对脉冲噪声也有良好的消除作用。形态滤波是建立在集合运算上的一种非线性滤波方法，它除了用于虑除信号中的噪声以外，还在图像分析中发挥重要的作用4。综上可知，数字滤波器是今后信号处理系统的滤波器主流部件，将在更多的数字信号处理应用领域得到广泛应用。随着EDA技术的发展和应用领域的扩大和深入，EDA技术在电子信息、通信、自动控制及计算机应用等领域的重要性日益突出。这些技术的使用使得现代电子产品的体积减小、性能增强、集成化程度提高，与此同时其可编程能力也得以提高。在使用EDA进行电子设计时，设计人员可按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。VHDL语言是EDA设计中常用的一种IEEE标准语言，其具有覆盖面广、描述能力强、可读性好、支持大规模设计及逻辑单元利用等优点，因此受到越来越多的电子工程师的青睐4。本次设计中采用EDA技术中的模块化设计思想，就IIR数字滤波器中的一些关键电路进行设计,主要内容包括：时序控制模块、延时模块、补码乘加模块、累加模块和IIR数字滤波器的顶层设计。分别对各模块采用VHDL进行描述后，进了仿真和综合，取得了较好的设计效果。实验结果表明，本课题所设计的IIR数字滤波器具有运算速度快,系数改变灵活方便等特点。2 IIR数字滤波器的相关理论2.1 IIR滤波器的基本理论 由数字信号处理理论24可知，数字滤波器的传递函数H(z)可表示为 (2-1)式中z是z变换的变量，并取H(z)的分子与分母的系数全部为实数。设滤波器的输入信号为X(z)，输出信号为Y(z)，则有 (2-2)假设信号采样周期为T，对（2-2）作z逆变换，可得 (2-3)式中，当k0时，令。若将采样周期T归一化为T=1，则在t=kT处，将x(kT)、y(kT）分别写成x(t)、y(t)，则y(t)可表示为 (2-4)通常，时域的差分方程使用式(2-4)，若明确采样周期T时，使用式(2-3)在时域中，如果用 定义单位延迟算子（Unit Delay Operator)z-1,从式（2-4）可得 (2-5)式中，的意义与式（2-1）相同。要注意的是，式(2-2）的H(z)是z变换的传递函数，而式(2-5)的H(z)则是时域的单位延迟算子表达形式。由于它们是用完全相同的形式表达的，所以在不至于混淆的情况下，在z变换域与时域都可以使用式(2-1)。分析式(2-1)可知，只要分母多项式的系数(i=1，2，M)中有一个不为0,数字滤波器的内部必然存在反馈环路，这种内部具有反馈环路的数字滤波器称为递归滤波器(Recurs ive Filter);反之，如果分母多项式的所有系数(i=1，2，M)均为0，则数字滤波器的内部就不存在反馈环路，相应的滤波器称为非递归滤波器（Nonrecursive Filter)。由于非递归滤波器的内部没有反馈环，根据数字滤波器稳定性理论可知，非递归滤波器总是稳定的再从滤波器的单位冲激响应来看，数字滤波器又可分为有限长单位冲激响应的FIR(Finite Impulse Response)滤波器和无限长单位冲激响应的IIR(Infinite Impulse Response)滤波器。由于IIR滤波器的传递函数存在原点以外的极点，所以IIR滤波器的单位冲激响应是无限持续的，因而IIR滤波器与递归滤波器一致。但是，当稳定的递归滤波器与非递归滤波器级联后，若递归滤波器的极点与非递归滤波器的零点相互抵消，使得由两个滤波器构成的新滤波器在原点以外不存在极点，这种级联滤波器也属于FIR滤波器。此时，因级联后的滤波器内部存在反馈环路，这种滤波器也成为递归滤波器，比如频率采样滤波器(Frequency sampling Filter ,FSF)5。IIR数字滤波器系统传递函数的极点可以位于单位圆内的任何地方，因此可用较低的阶数获得较高的频率选择性，所用的存储单元较少，经济且效率较高，但是系统传递函数的极点也可能位于单位圆外，这可能引起滤波器的不稳定。同时，IIR滤波器的相位特性是非线性的，且选择性越好，相位特性的非线性越严重5。相反，FIR滤波器却可以得到严格的线性相位特性，但由于FIR滤波器系统传递函数的极点固定在原点，所以只能用较高的阶数来实现其高的频率选择性，对于同样的滤波器设计指标，FIR滤波器所要求的阶数要比IIR滤波器高5到10倍6，所以成本较高，信号延迟也较大.但如果要求相同的线性相位特性，则IIR滤波器就必须加全通滤波器来进行相位校正，同样也要增加滤波器的阶数和复杂性。FIR滤波器可以用非递归方法实现，在有限精度下不会产生振荡，同时由于量化舍入以及系数的不确定性所引起的误差对其产生的影响要比IIR滤波器小的多，并且FIR滤波器可以采用FFT(Fast Fourier Transform)算法，运算速度快。但FIR滤波器不像IIR滤波器那样可借助模拟滤波器的成果，FIR滤波器没有现成计算公式，必须要用计算机辅助设计软件(如MATLAB等)来计算。总的来说，FIR和IIR滤波器都有广范的应用，具体采用FIR滤波器还是IIR滤波器完全取决于具体应用场合。FIR适用于对相位要求严格的场合，而IIR滤波器则用在相位要求不是很严格的场合。考虑到具体应用，本文以IIR数字滤波器为主要研究对象。2.1.1 IIR数字滤波器的幅频特性 假设数字滤波器的采样周期为T，令，从z变换理论可知，滤波器H(z)的频率特性可表示为47： (2-6) 其中表示数字滤波器的幅频特性，,表示相频特性，是数字滤波器的频率传递函数，它决定数字滤波器的幅频特性与相频特性。考虑采样周期归一化(即T=1) 的情况，可表示为： (2-7) 由于是周期为的周期函数，在或的范围内求，即可确定数字滤波器的频率特性。再考虑到式(2-1)，则有，所以设计数字滤波器时，一般只需考虑的部分即可。 数字滤波器按其幅频特性分类4，与模拟滤波器完全相同，可以分为低通滤波器(Low pass Filter，LPF)、高通滤波器(High Pass Filter)、带通滤波器(Band pass Filter，BPF)、带阻滤波器(Band Stop Filter，BSF)和全通滤波器(All Pass Filter，APF)。这五种数字滤波器的理想幅频特性如图2-1所示。需要说明的是，全通滤波器的幅频特性在全频带内具有固定增益，常用于改善其它滤波器的相频特性。 图2-1 数字滤波器的理想幅频特性实际上，要设计幅频特性与图2-1，所示的理想性能完全一致的数字滤波器是不可能的，现实的滤波器只能设法逼近理想幅频特性。由数字滤波器理论可知，一般情况下要减小(增大)通带与阻带的纹波，会造成过渡带的截止特性变差(好)。根据滤波器的使用目的，其考虑重点是不同的，在数字滤波器的阶次确定后，合理的折中方案是必要的。当数字滤波器的幅频特性要求很高时，除了采用更高阶的FIR滤波器，还必须考虑采用IIR滤波器。 2.1.2 IIR数字滤波器的相频特性设计IIR数字滤波器时，不仅要考虑其幅频特性，相频特性通常也是需要重点考虑的对象。特别是在线性相位滤波器中，相位的延迟不会造成波形失真，所以在波形要求很高时，滤波器具有线性相位特性是非常重要的8。还有一个与相位特性密切相关的概念就是群时延45，它表征不同频率的信号经过滤波器之后的相位延迟时间。线性相位滤波器的群时延为常数且随着阶数的升高而增大。由于IIR滤波器的单位冲激响应是无限持续的，所以不满足线性相位的条件。因此，严格地讲，只有FIR滤波器可以实现完全的线性相位，但通过相位补偿等方法也可以设计出非常接近线性相位的IIR数字滤波器5。 2.2 IIR数字滤波器的实现结构研究IIR数字滤波器不仅仅在于理论研究，更重要的是寻求适合特定应用的实现结构。从理论上讲，IIR数字滤波器要达到同样的性能指标，其实现结构往往是多种多样的，具体采用何种实现结构完全取决于具体应用的条件。下面介绍几种IIR数字滤波器的基本实现结构59.IIR数字滤波器的系统传递函数可表示为 (2-8)根据滤波器传递函数的不同表达形式，可以得出不同的实现结构。2.2.1 直接型结构由式(2-8)，可以得到两种IIR滤波器的直接型实现结构，如图(2-2)所示。其中,表示使信号延迟一个采样周期的单位延迟元件,是滤波器的输入,是滤波器的输出。 （a）直接型 （b）直接型图2-2 IIR滤波器的直接型实现结构图2-2(a)称为直接型(Direct Form 1，DF-)，图2-2(b)称为直接型(Direct Form l，DF-)。直接型较之直接型所用的单位延迟元件少一倍，对使用更为有利。另外，图2-2(b)是M=N的情况，当MN时，就表示使用M个单位延迟元件。在直接型实现结构中，因滤波器阶数的增高会造成系数的更大分散，因而图2-2所示的IIR实现结构通常并不会直接使用。不过，当滤波器可以分解成几个低阶(比如二阶)基本节时，各基本节的低阶滤波器常可使用这类直接型结构。2.2.2 级联型结构对IIR数字滤波器的传递函数的分母多项式及分子多项式进行因式分解，可分解为一次与二次多项式的乘积。对于式(2-8)，假设，则可表示为 （2-9）式中,，全部系数均为实数。又当时，除了项外，分子多项式仅为N-1次，同样也可以分解为一次和二次多项式的乘积。其它情况下，分解方法也完全相同。当利用硬件实现数字滤波器时，应尽可能共用存储器及单位延迟元件等，以利于减少所需元件数量，这对简化结构是很重要的10。设，则 (2-10)可将分解为 (2-11) (2-12)式中，表示不超过的最大整数。另外，尽管式(2-9)与(2-12)使用了同一个符号，但它们未必是一致的，因为式(2-12)中的系数可以置零，因而奇数阶滤波器也可实现。式(2-11)的可表示为图2-3(a)所示的级联型结构。图2-3(b)中的采用了直接型结构，因二阶滤波器的直接型结构很容易构成。用式(2-11)的形式对进行分解时，极点与零点的组合以及的连接顺序等具有相当大的自由度.由于数字滤波器中不一定能忽略有限字长运算所造成的舍入误差，所以，实际上这些组合方式、比例变换以及的连接顺序等都会产生很大的问题.与直接型结构相比，那些系数敏感度(Coefficient Sensitivity)低的滤波器，也就是不易受系数误差影响的滤波器更适合于采用级联型实现结构。 (a) H(z)的结构(b) Hi(z)的结构图2-3 IIR滤波器的级联型实现结构2.2.3并联型结构再将式（2-8）的进行因时分解，并写成如下形式 （2-13）式中，当MN时，式(2-13)的最后一项为0，并设式(2-8)的的极点不重复.基于级联型结构同样的道理，当由式(2-10)给出，且的极点不重复时，则图2-4 IIR数字滤波器的并联型实现结构 （2-14）式中，L=(N+l)/2，为式(2-12)形式的滤波器。式(2-14)的可采用图2-4所示的并联型结构(Parallel Form Structure,PFS)来表示。与级联型结构不同，并联型结构滤波器的极点与零点的组合及比例等不会有分配问题，而且由于它可以实现系数敏感度低的滤波器，因此当滤波器的极点不重复时，并联结构可以作为最有利的实现结构形式广泛使用。IIR数字滤波器的实现结构除了以上介绍的三种基本实现结构以外，还有格型实现结构515、脉动阵实现结构11-12等，可参阅相关文献，这里不再细述。2.3 数字滤波器的有限字长效应理论在数字滤波器的硬件(如FPGA器件)或软件(如DSP软件)实现中，数据最终存储在有限位长的寄存器中，因此，信号和系数的数值在存储前必须采取四舍五入或者截尾等方法进行量化，这将对数字滤波器的性能指标及稳定性产生影响。一般数字滤波器的量化引起以下三种类型的误差6:1. 输入量化误差;2. 系数量化误差;3. 乘积量化误差。下面首先介绍一下数字的表示，再对量化误差进行分析。2.3.1 数字表示在数字滤波器的具体实现中，数字必须以某种表示形式参与运算。特别是在设计的早期，设计人员必须考虑并确定是定点数还是浮点数更适合于问题的解决。一般来说，定点数的实现具有更高的速度和更低的成本，而浮点数则具有更高的动态范围和精度且无需换算，这对于较为复杂的DSP算法更具有吸引力13。下面仅介绍定点数的表示。所谓定点数是指小数点位置相对固定的数字。整数也是定点数的一种，只是小数点后的小数部分为0。下面，简要介绍几种定点数的表示法13。1. 无符号整数设X是一个N位的无符号二进制数，则其可表示的数值范围是0,2N-1,表达式如下 (2-15)其中xN就是X的第n位二进制数字，即xN为0或1。数字x0称为最低有效位(Least Significant Bit，LSB)，具有相当于个位的权重。数字xN-1称为最高有效位(Most Significant Bit，MSB)，具有相当于，的权重。2.有符号数值在有符号数字表示法中，数字和符号是单独表示的。一般来说，第一位代表符号位，余下的N-1位代表数字，表达式如下: (2-16)这一表达式的数值范围是，有符号数字表示法的优点是简化了溢出的禁止，但其缺点是加法不得不根据哪个操作数更大来分开运算。3.二进制反码(也称1的补码，Ones Complement，IC)在二进制反码中，正整数和负整数除了符号位之外具有相同的表示方法，也就是说，事实上0需要额外的表达式。 二进制反码中有符号数的标准表达式如下: （2-17）可见，N位二进制反码数字表示法可以表示的整数范围是。4. 二进制补码（Tows Complement,2C）有符号整数的N位二进制补码表示式如下： （2-18）其表示的数值范围为。二进制补码表示法是目前DSP领域内最为流行的有符号数表示法，主要因为它使得累加多个有符号数值成为可能，而且最终结果是在N位范围内，通常可以忽略任何算术上的溢出。以上介绍的定点数表示法都是传统定点数表示法，也有常用的非传统定点数表示法，如有符号数字量(Signed Digit Number，SD码)13及正规有符号数字量(Canonic Signed Digit，CSD码)13等。2.3.2 输入量化输入量化主要针对模拟信号输入的情况，如果输入信号本身就是数字信号，当然就不存在输入的量化问题。对于数字滤波器本身而言，输入信号必须是数字信号，因此如果需要处理的信号是模拟信号，那么该模拟信号就需要先输入到ADC进行模拟量到数字量的转换，其中量化过程也就在ADC中完成。为了研究使用数字滤波器时产生的各种量化的影响，就必须讨论有关输入量化的问题。设ADC的输入信号为，输出信号为，ADC中量化的步长为d。令时，。此时ADC的转换误差为，假设的概率密度函数为式，则 （2-19）这里K表示量化级，K应该选择足够大的数。另外，当量化步长d足够小时，若可视为，则可得到 （2-20）下面，假定量化级为M比特，即个量化级，并设预定的输入信号处在之间，则。又当的平均值位0，方差为时，ADC的信噪比（也即Signal Noise Ratio ,SNR）为 （2-21）式中是设计参数，选择的越大，可使过载噪声功率越小。过载功率为 （2-22）设，当用分贝（dB）表示式（2-21）时，可得到 （2-23）可见量化级数每增大1倍，信噪比S/N就会改善6dB。如果增大设计参数，为了保持信噪比不变，必须增大量化级的比特数M。从式(2-23)可知，当增大1倍时，如将M增大到M+l，即可得到相同的S/N。2.3.3 系数量化数字滤波器的系数在很大程度上决定了滤波器的性能指标6。在理论上,数字滤波器的系数可以采用无限精度表示，但是实际可实现的数字滤波器的系数只能用有限精度来表示。当用二进制数表示时，滤波器的系数可以选择很大的比特数，使得系数的有效位数(即字长)足够大，从量化角度讲就没有问题。但由于受到硬件条件的制约而不得不缩短字长时，就必须研究系数量化(Coefficient Quantization)对滤波器性能指标及稳定性的影响。设有限字长滤波器(Finite Wordlength Filter)的系统函数为价，理想的无限字长滤波器(Infinite Wordlength Filer)的系统函数为时，如能近似求得误差滤波器5(Error Filter)，就可以研究系数量化的影响。如果将与分别表示为 （2-24a） （2-24b）并取分别为 （2-25a） （2-25b）则输出误差可表示为 （2-26）设有限字长滤波器的系数误差为，则 （2-27）若忽略二次微小量，取 （2-28a） （2-28b） （1-28c）即可得 （2-29）所以，误差滤波器为 （2-30）当均为已知时，即可求得。现假设 （2-31）这里即为的单位冲激相应。如再假设无限字长数字滤波器是稳定的，由于时，所以在时，即可认为。 现在，根据评价函数 或者 （2-32）即可评价有限字长数字滤波器的精度。与此不同的另外一个评价方法，是用统计的观点来评价有限字长数字滤波器。假定和的所有系数互相独立，并具有相同的噪声分布，设置化步长为q，则有 （2-33a）以及 （2-33b） (2-33c)式中预先去掉了和系数中固定为0的项。 如果无限字长滤波器是稳定的，即可表示为 （2-34a） (2-34b)设，评价函数为 （2-35）于是可得 （2-36a）和 （2-36b） (2-36c)其中，式(2-35)的E表示与A(z)和B(z)的所有系数有关的期望值，并在为0时其它场合均为。又当时，时。在式(2-36)a的情况下，若预先制定的允许范围，就有可能求出允许范围内最大的q值，即最小字长。基于以上推导结果，对于直接型、级联型以及并联型结构加以比较可知，从减少需要的比特数来看，一般是并联型结构有优势。反之，直接型结构则需要很大的比特数。另一方面，用有限字长滤波器逼近无限字长滤波器时，其系数必定存在误差，这种系数误差对输出所产生的影响就是系数敏感度问题，从降低滤波器系数敏感度这点来看，并联结构更为有利。2.3.4 乘积量化对于有限字长乘法器，其乘积输出可表示为 (2-37)其中和分别表示精确乘积和量化误差。这时，有限字长乘法器可以用图2-5所示的模型来表示，其中是噪声源。 图2-5 有限长乘法器的噪声模型下面考虑如图2-6(a)所示的数字滤波器结构，并假设它是定点实现的。每一个乘法器可以用图2-5所示模型来代替，如图2-6(b)。如果乘积量化是舍入量化则每一个噪声信号可以作为具有均匀概率密度的随机过程来考虑，其概率密度为 (2-38) （a）二阶数字滤波器 （b）二阶数字滤波器的噪声模型图2-6 数字滤波器的乘积量化模型因此，由随机过程理论，有 (2-39a) (2-39b) (2-39c)如果滤波器各处的信号电平远大于q，则以下的假设是合理的:(1)和对任何都是统计无关的;(2)和对任何n或k值都是统计无关的。接下来，让我们从第一个假设开始来研究这些假定的含义。由式(2-39)，有 （2-40a） (2-40b)即 （2-40c）其中是冲激函数。因此，的功率谱密度（Power Spectrum Density,PSD)为 （2-41）这就说明，是白噪声过程。再来考虑第二个假设的含义。两个白噪声过程相加的自相关为 （2-42）或者 （2-43）因此 （2-44）即两个过程之和的PSD等于它们各自PSD之和，因此可以进行叠加。于是，由图2-5(b)和式（2-39c），有 （2-45）其中是数字滤波器的系统传递函数，并可由式（2-41）得到输出的PSD为 （2-46） 上述方法适用于任何数字滤波器结构，并且它也可以用来研究输入量化的影响。2.3.5 极限环在数字滤波器的分析中，引入舍入量化噪声模型对舍入误差进行统计处理的方法非常方便，但也有此方法不适用的特殊情况，即极限环(Limit Cycle，LC)。极限环是非线性闭环系统特有的振荡现象，它表示系统从初试时刻经过足够长时间后的极限振荡。一般而言，数字滤波