存储器系统设计实验.doc

实 验 报 告实验人： 赵汝鹏 学号： 09381052 日期： 2010.11.08 院（系）： 计算机系 专业（班级）： 网络工程 实验题目： 存储器系统设计实验 一. 实验目的1. 了解存储器的组成结构，原理和读写控制方法2. 了解主存储器工作过程中各信号的时序关系3. 了解挂总线的逻辑器件的特征4. 了解和掌握总线传送的逻辑实现方法二. 实验原理1.基本操作：读写操作读操作是从指定的存储单元读取信息的过程；写操作是将信息写入存储器指定的存储单元的过程2.读写操作过程首先要由地址总线给出地址信号，选择要进行读写操作的存储单元，然后，做写操作时，先从数据总线输入要存储在该单元的数据，通过控制总线发出相应的写使能和写控制信号，这时，数据保存在该单元中；做读操作时，只要通过总线发出相应的读控制信号。该数据就出现在总线上了 3. 总线传送计算机的工作过程，实际上也就是信息的传送和处理过程，而信息的传送在计算机里面频度极高，采用总线传送必不可少，它可减少传输线路、节省器件、提高传送能力和可靠性。总线传送器件中大量使用的是三态门。三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如低电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。其中74LS244是专用做挂总线用的三态门器件之一。原理结构图：4.LPM_RAM_DQ介绍LPM_RAM_DQ是一个参数化RAM，有独立的输入和输出端口相关控制信号功能如下表：操作控制端功能WE (写使能)INCLOCK (写控制)OUTCLOCK（读控制）读0，1与读写操作无关0，1与读写操作无关触发1有效读出RAM中数据写1有效触发1有效0，1与读写操作无关将数据写入RAM此外，需设置的相关参数为：LPM_WIDTH=8,LPM_WIDTHAD=8,LPM_NUMWORDS=256,INCLOCK=”Used”,OUTCLOCK=”Used”,LMP_OUTDATA=”REGISTERED”, LMP_INDATA=”REGISTERED”LPM_ADDRESS_CONTROL=”UN REGISTERED”三. 实验内容设计一个存储容量为256X8位可读写的存储器，规定：CP-MAR（地址寄存器）为接受地址的控制信号，IN-DATA、OUT-DATA、为三态八缓冲器控制信号，其中IN-DATA控制数据是否输入到总线上，OUT-DATA控制数据是否输出到总线上；RD为读RAM信号，WR为写RAM信号，WR-E为写使能信号。测试内容：将82H、86H写入08H，68H单元中，再将其读出，同时将68H单元内容86H又写入81H单元中，再次将其读出。四. 实验器材1.电脑一台2. MAX+plus II电路设计软件一套3. 器件LPM_RAM_DQ 一个：参数化RAM（存储器）74273*1：八D触发器（地址寄存器）；74244*2：八缓冲（三态输出）五. 实验分析与设计电路图如上，基本照着书本连就可以了，注意的是data总线要用binary的。储存器的clk都分开来控制，不统一时钟。GN在平时都是要高电平的，以保证没有占用总线，使总线保持高阻态。Clear是要一直高电平，而RW信号只有在写的时候变为W，平时都是R状态。电路图：功能仿真图实时仿真遵循的原则是写入数据时，在RW变为1时保证地址与数据已经传送到位，不能两个设备同时占据总线。详细的过程是：地址寄存器读取08地址，数据寄存器读取86地址，与此同时输入三态门打开。然后RW信号改为写。地址总线输入68地址，输出数据寄存器存储输出，与此同时输出三态门打开。同理写入86进68，并输出08的值。输出08的值之后，数据输入寄存器打开，写入输出寄存器的值，即81内的08，然后地址输入81地址，之后将81内容读出。六.实验心得 这次试验不需要花时间在电路上，因此主要的难点还是在于测试。数组的连接也是个问题，这次试验让我熟悉了这些粗线跟细线对接时要注意的问题。而测试数据时波形的设置令我深