交通信号控制器 电子技术等专业毕业设计 毕业论文.doc

交通信号控制器摘要：由适当的振荡器产生一稳定的时钟脉冲，对它进行分频后，得到周期为一秒的时钟脉冲。因而，再采用适当的分频器或计数器，将周期为一秒的频率信号转换成我们所需要的频率信号P、S、L信号。P、S、L信号的周期依次是5秒、40秒、60秒。P、S、L信号是否向主控器传输由主控器所处的状态决定。这里我们所用的主控器是由两个JK触发器组成的。然后主控器根据接受的信号及自身所处的状态去开启或者关闭红、绿、黄三色灯。关键词：CP脉冲、分频器、JK触发器、主控器、与非门、控制门the controller of traffic signalAbstract: Use a right oscillator to get a stable clock pulse, and after divide the frequency, we can get a click pulse whose period is one second. Consequently a process called frequency divider or counter is used, in which the signal frequency is converted to a constant frequency which we needed, the signal “P” “S” and “L”. The signal of Ps period is five second, the signal of Ss period is forty second, and the Ls period is sixty second. Whether the signal of L, S and P transport to the master-controller is decided by the state of the master-controller. And the is made of two j-K flip-flops, which we used here. Finally, on the basis of the signal and the state of itself the master-controller open or close the red lamp, the green lamp and the yellow lamp.key words: clock pulse, frequency divider, J-K flip-flop, master-controller,AND and NOT gate, control gate,counter1.引言1.1研究背景十字路口的红绿灯指挥着行人和车辆的安全运行。实现红绿灯的自动指挥是城市交通管理自动化的重要课题。虽然大中城市中已经实现了应用计算机自动控制交通信号灯，使交通管理的面貌焕然一新，给人们的生活带来了很大的便利。但是社会是发展的，科学技术是进步的，特别是在当今信息科技化的社会里，更要求我们从生产的角度、经济性的原理，去完善、研制实用型的新产品。1.2研究目的通过对本课题的设计与实验调试，在巩固和加深本课程知识的同时，培养对电子电路的实际操作能力，掌握简单实用电路的分析方法与设计思路。培养良好的查阅工具书、参考文献习惯。在生产工作中的运用生产的观点、经济性的原理进行思考问题。1.3研究思路 在全面了解实际要求与设计任务的前提下，对交通信号控制电路进行整体分析，然后将其结构模块化，按设计要求对各单元电路时钟信号发生器、计时器、主控器、信号灯译码驱动电路的工作原理及工作过程进行详细的分析、设计。最后组装成符合设计要求的整体电路，完成设计任务。2交通信号灯控制电路的设计有一主干道和支干道的十字路口如图（1）所示。每边都安装有红、绿、黄三色灯，指挥着车辆的通行与停止。红灯表示禁止车辆通行，绿灯表示可以通行，在绿灯变红灯时要求黄灯先亮几秒，以便让停车线以外的车辆停止运行。 图（1）十字路口图2.1设计任务与要求（1）用红、绿、黄三色发光二极管做信号灯，设计制作一交通信号灯控制器；（2）主干道通行时间亮绿灯，时间60秒，此时支干道亮红灯。支干道通行时亮绿灯，时间为40秒，此时主干道亮红灯；（3）每次由绿灯便红灯的转换过程中要先亮时间为5秒的黄灯作为过渡；（4）重点要求设计出主控器、计时器、译码器和时钟信号发生器，并搭接实际电路、进行调试，实现整体控制电路的要求。2.2控制电路的工作原理2.2.1控制电路的组成要实现上述交叉路口信号灯的自动控制,要求控制电路由以下几个部分组成:时钟信号发生器:按设计要求产生稳定的“秒”脉冲信号，确保整个电路装置同步工作和实现计时、定时控制；记时器：按设计要求首先得到“秒”脉冲信号。要得到5秒、40秒、60秒的频率信号，先对秒信号进行五分频，得到5秒的时钟脉冲信号，再对5秒的脉冲信号分别进行八分频和十二分频可依次得到40秒和60秒的时钟脉冲信号，完成定时任务，向主控器发出相应的定时信号，控制主、支干道通车时间和绿灯变红灯的切换时间；主控制器：根据分频器送来的信号，保持或改变电路的状态，以实现对主、支干道车辆运行状态的控制；译码驱动电路：依主控制器所处的状态进行译码，驱动相应的信号灯，指挥主、支干道行人和车辆通行；2.2.2 整体框架图 图（2）整体方框图2.2.3十字路口车辆运行状态表表1车辆运行状态表状态 主干道支干道时间说明1234绿灯黄灯红灯红灯红灯红灯绿灯黄灯605405主干道通行，支干道不通行主干道停车，支干道不通行主干道不通行，支干道通行主干道不通行，支干道停车2.2.4工作过程简介 按照十字路口车辆运行的四种状态，主控制器电路也有应该有四种状态。设主控制器处于“状态1”表示主干道通行，译码驱动电路使“主绿灯”和“支红灯”亮。待亮“主绿灯”时间过，转入“状态2”，译码电路使“主黄灯”和“支红灯”亮，保证在支干道通行前主干道的车辆停止运行。待规定的黄灯切换时间过，计时器向主控制器发出信号，使其转入“状态3”，使“主红灯”和“支绿灯”亮，表明支干道车辆可以通行。待亮“支绿灯”时间过，转入“状态4”，译码电路使“主红灯”和“支黄灯”亮，保证在主干道通行前支干道的车辆停止运行。四种状态依同样的顺序不断的转换，保证主、支干道按规定的时间交替通行。2.3各单元电路设计 2.3.1 主控制电路的设计 主、支干道红、绿、黄灯的四种可能情况：（1） 主绿灯和支红灯亮主干道通行；（2） 主黄灯和支红灯亮主干道停车；（3） 主红灯和支红绿亮支干道通行；（4） 主红灯和支红灯亮支干道停车；2.3.1.1状态转换图按照设计要求，我们从主绿灯、支红灯亮时开始记时，在未过60秒的时间过程中保持主绿灯、支红灯亮的状态。60秒后转为主黄灯、支红灯亮的状态。在未过5秒的时间过程中保持主黄灯、支红灯亮的状态。5秒后转为主红灯、支绿灯亮的状态。在未过40秒的时间过程中保持主红灯、支绿亮的状态。40秒转为主红灯、支黄灯亮的状态。在未过5秒的时间过程中保持主红灯、支黄灯亮的状态。5秒后转为主绿灯、支红灯亮的状态。然后依此顺序不断的循环转换。其状态图如图（3）所示:图（3） 状态图若设主绿灯过60秒为L=1，未过60秒为L=0； 支绿灯过40秒为S=1，未过40秒为S=0；黄灯过5秒为P=1， 未过5秒为P=0； 主干道通行状态为S0，主干道停车状态为S1；支干道通行状态为S2，支干道停车状态为S3；则其状态转换图可画成： 图（4）状态转换图2.3.1.2选择触发器的数目进行状态分配由上可知状态数N=4，选用触发器个数n满足2N=4；所以n=2；若选用JK触发器，两触发器的状态输出为：S=Q2Q1令S0=00，S1=01，S2=11，S3=10；2.3.1.3列状态转换表，求状态方程 状态转换表：表2状态转换表LSPQ2nQ1nQ2n+1Q1n+1 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 O 1 0 10 1 1 0 0 0 注：表中x表示任意状态由状态转换表可的其状态方程为： 2.3.1.4求驱动方程，画逻辑电路图由JK触发器特性方程为：所以两触发器的驱动方程为：这样我们可以画出主控制电路的逻辑图，如图（5）所示：图（5）主控制电路逻辑图其中两个JK触发器可选用一块双JK触发器74LS112集成块。其引脚图如图（6）所示： 图（6）74LS112引脚图2.3.2 P、S、L信号的产生与分频器（计数器）的选用 按设计要求，要得到60秒的S信号、40秒的L信号和5秒的P信号。可先对时钟周期为一秒的“秒”信号进行五分频，得到5秒的时钟脉冲信号P，再对5秒的脉冲信号分别进行八分频和十二分频可得到40秒的时钟脉冲信号L和60秒的时钟脉冲信号S。2.3.2.1 P信号的产生与五分频器的选用在这里我们选用异步十进制加法器构成的五进制计数器，实现五进制计数，达到五分频的目的。首先，我们来了解异步十进制加法器74LS290的结构与工作原理。74LS290的逻辑图如图（7）所示：图（7） 74LS290的逻辑图逻辑功能分析1、 异步置0由图可以看出，当两异步置零端Rd1、Rd2全为高电平，而异步置9输入端S9(1)、S9(2)中有低电平时，通过与非门G1使各触发器的端获得一个低电平信号，各触发器均被置0，从而实现异步置0功能。2、 异步置9当两个异步置9输入端S9(1)、S9(2)全为高电平，而异步置0输入端Rd1、Rd2中有低电平时，与非门G2输出的低电平分别加到F0和F3的端、F1、F2的端，使触发器输出为1001，几实现置9的功能。 3、计数当Rd1、Rd2 和S9(1)、S9(2)输入中有低电平时，使与非门G1、G2的输出全为高电平，各触发器则执行JK触发器的逻辑功能，电路可按不同的方式实现二五十进制加法计数。4、功能表：表3 74LS290功能表复位输入输出Rd1Rd2S9(1)S9(2)QDQCQBQAHHLXLLLLHHXLLLLLXLHHHLLHLXHH H L L HXLXL计数LXLX计数74LS290的管脚分布如图（8）所示： 图（9）74LS290的管脚图如果计数脉冲从CP1端输入，从QD端输出，则构成五进制加法器，实现五进制计数，达到五分频的目的。其构成五进制计数器（五分频器）时的连接图如图（11）所示： 图（11）74LS290构成五进制计数器的连接图即由振荡器产生的“秒”信号经集成块74LS290后，由8脚QD输出周期为5秒的频率信号，达到五分频的目的。该频率信号一方面可做八分频器和十二分频器的始终时钟脉冲；另一方面作为向主控器提供的周期为5秒的频率信号P。按设计要求频率信号P是否向主控器传送，何时向主控器传送由主控器所处状态决定。只有主控器状态在S1=Q1Q2=01或S3=Q1Q2=10时才向主控器传送P信号。即当时，控制门g打开，同时使得控制门20打开，于是向主控器传送P信号。P信号的产生逻辑图如 图（12）所示 ： 图（12）P信号产生的逻辑图2.3.2.2 S信号的产生与八分频器的选用 由集成块74LS290的8脚QD输出的5秒的频率信号经八分频后可得到周期为40秒的频率信号。在这里我们选用四位二进制同步加法器74LS161构成八进制计数器，实现八进制计数，达到八分频的目的。首先，我们来了解一下74LS161的结构与工作原理。74LS161的管脚分布如图（13）所示： 图（13）74LS161的管脚图1、引脚说明:异步清零端，低电平有效。即该端为低电平时，计数器内部的四个触发器清零。他的作用不受CP脉冲的影响。CP：时钟脉冲输入端，上升沿有效。CCO：动态进位输出端。用来做n位级联用。高电平有效，即通常处于低电平，出现进位信号时为高电平，进位信号为正脉冲。：同步预置控制端。低电平有效，即该端为低电平时可以通过输入数据A、B、C、D对计数器的输入状态进行预置。该端通常是高电平。A、B、C、D：输入数据端预置时，向各输入数据端输入数据，就可以使相应的输出端QA、QB、QC、QD的状态为输入端的数据。QA、QB、QC、QD：计数器状态输出端。QD为最高位，QA为最低位。QD可做十六分频输出端，QC可做八分频输出端，QB可做四分频输出端，QA可做二分频输出端。ET、EP：使能端。在计数过程中使能端必须均为高电平，一旦其中一个使能端T或P为低电平时，计数器禁止读数，计数器保持禁止之前的读数。2、 74LS161功能表：表4 74LS161功能表输入控制端 ET EP CP功能输出LXXXX异步清零LLLLHLXX同步预置ABCDHHHH计数HHLXX禁止计数保持原有状态HHXLX禁止计数保持原有状态说明：H：高电平；L： 低电平；X：高低电均可； ：上升沿有效；3、构成八进制计数器由74LS161的功能分析可知，可以通过置数法将该计数器设制成八进制计数器。即当A、B、C、D四输入数据预置端接地，ET、EP接高电位，由2脚输入5秒信号。计数器从QDQCQBQA=0000状态开始计数，经过7个计数脉冲后变成QDQCQBQA=0111状态，即QC、QB、QA均为高电平时，通过反相器21及与非门i、j输出低电平信号给预置控制端，使计数器处于预置数工作状态，待第八个计数脉冲到来时，预置ABCD=0000，使计数器复位，构成八进制计数器。其连接图如图（14）所示： 图（14）74LS161构成八进制计数器的连接图即5秒的CP脉冲经集成块74LS161后，当QC、QB、QA均为高电平时，通过反相器21、22及与非门i、j输出低电平信号给输出周期为40秒的频率信号。该频率信号是否向主控器传送同样受主控器所处状态决定。当主控器状态S2=Q1Q211时，控制门C打开，同时使得控制门16打开，向主控器传输S信号。S信号的产生逻辑图如图（15）所示 ： 图（15） S信号产生的逻辑图2.3.2.3 L信号的产生与十二分频器的选用同理，由集成块74LS290的8脚QD输出的5秒的频率信号，经十二分频后可得到周期为60秒的频率信号。在这里我们选用分频器74LS92构成十二分频器，实现十二进制计数的目的。首先，我们来了解一下74LS92的结构与工作原理。74LS92的管脚分布如图（16）所示： 图（16） 74LS92引脚图1、引脚说明CPA：由QA输出时的二分频器时钟输入端和十二分频器时钟输入端。CPB：六分频器时钟输入端；在进行十二分频时，QA与CPB相连。QA、QB、QC、QD：分频输出端。在进行十二分频时，QA与CPB相连，QA、QB、QC、QD的输出状态为十二分频计数，且时钟脉冲由CPA端输入。在进行六分频时，QA、QB、QC、QD的输出状态为六分频计数，且时钟脉冲由CPB端输入。R1、R2：异步清零端，高电平有效，即该两端同时为高电平时分频器清零。否则不能清零。NC：空脚。2、功能表表5 74LS92的功能表计数输出QD QC QB QA0 L L L L1 L L L H2 L L H L3 L L H H4 L H L L5 L H L H6 H L L L7 H L L H8 H L H L9 H L H H10 H H L L11 H H L H12 L L L L注：H表示高电平，L表示低电平3、 逻辑图 图（17）74LS92的逻辑图则5秒的CP脉冲经集成块74LS92的14脚输入后，当QD、QB、QA均为高电平时，通过反相器23、24及与非门k、l输出周期为60秒的频率信号，达到十二分频的目的。受主控器所处状态控制，当主控器状态S2=Q1Q200时，控制门f打开，同时使得控制门17打开，向主控器传输L信号。L信号的产生逻辑图如 图（18）所示 ：图（18）74LS92引脚图2.3.3控制信号灯的译码器电路由前面的分析可知：主控制器的四种状态分别控制主、支干道红、黄、绿灯的亮与灭。令灯亮为“1”，灯灭为“0”，则译码电路的真值表如表5所示：表6 译码电路真值表控制器状态 主 干 道 支 干 道Q2 Q1 红灯R 黄灯Y 绿灯G 红灯r 黄灯y 绿灯g 0 0 0 0 1 1 0 0 0 1 0 1 0 1 0 01 1 1 0 0 0 0 11 0 1 0 0 0 1 0从真值表可以写出各灯的逻辑表达式：译码电路的逻辑图： 图（19）译码电路的逻辑图2.3.4“秒”脉冲信号发生器这里我们用三个反相器首尾相连组成的简单环形多谐振荡器及附加一RC延迟网络，构成RC环形多谐振荡器，电路如图（20）所示。它是利用门电路固有的延迟时间而形成振荡的。而且这种电路增大了门2 的传输延迟时间（RC网络的延迟时间与门2延迟时间之和），有助于获得较低的振荡频率。通常，RC电路延迟时间远大于门电路的传输时间，因此，振荡频率也就主要取决于RC电路的延迟时间，即f0= 1/(35)RC，T=1/f0=1/(35)RC。其中R为限流电阻。图（20）信号发生器逻辑图其工作过程是：当V1由高电平跳变到低电平时，V2由低变高。由于电容C上的电压不能突变，V3电平也会随V1 产生负突变，从而使V4由低电平变成高电平。但V2的高电平经电阻R向电容充电，使V3逐渐升高，当V3升到阀值电压VT 时，门3开始翻转，V4由高变低。因为V4 和V1 相连，所以V1由低变高。这是，虽然V2由高变低，可V3又通过电容C随V3发生正跳变，使V4变成低电平。但电容C上的电荷通过电阻R向门2的饱和输出管放电，使V3逐渐变低，直到下降到阀值电压VT，使V4再回到高电平。这样周而复始的充放电，使出端产生脉冲振荡波形。波形图如图（21）所示。图（21）信号波形图故当R=1K，C=100uF时，适当调节R的阻值就可以得到周期为1秒的时钟脉冲。2.4整体电路图（附后：图（21）2.5电路调试步骤与方法2.5.1在实验箱上搭接电路接各单元电路的设计方案搭接主控制器、计时器、译码电路和秒脉冲信号发生器。2.5.2分机调试调试秒脉冲发生器。选用简单TTL环行振荡电路，形成振荡器。检测P、S、L信号是否符合5秒、40秒60秒频率要求，能否按要求向主控器传输信号。调试译码电路时，用六只发光二极管作为R、Y、G、r、y、g六只灯，看六只发光二极管是否按要求发光。各单元电路均能按要求正常工作以后，即可进行总机调试。2.6所用的元器件74LS112一块、74LS161一块、74LS290一块、74LS92一块、74LS03四块、74LS00三块、74LS08一块、1K欧左右可调电阻一个、100欧电阻一个、100uF电容一个、发光二极管六个、导线若干。说明：al用两输入四与非门74LS00实现，124用反相器74LS04实现。用与门74LS08实现。附：引脚图 图（22）74LS00引脚图 图（23）74LS04引脚图 图（24）74LS08引脚图3.总结虽然这只是一个简单的小型电路设计，但是通过对整体电路的设计及其涉及到的各种单元电路及元器件的工作原理、组成构造的分析，很大程度上提高了我对该课程的理论水平及实践操作能力，基本上掌握了此类设计基本思路与步骤。在完成该课题设计的过程中，深入复习书本知识，广泛参阅相关书籍，虚心向老师、同学请教，不断修改设计过程中出现的错误，使得本设计一步步趋于完善。下面是本人在完成设计过程中的几点体会：1、 一般来说，整体电路是由完成相应功能的多个单元电路组成的，