电梯控制器的vhdl程序设计与仿真毕业论文答辩

2018/1/11,1,毕业论文答辩,毕设题目：基于FPGA的出租车计费器设计 本 科 生：王 源 专 业：微电子学0802班 指导教师：岳改丽,2018/1/11,2,毕业设计的构成,毕业设计的设计要求设计思路设计方法设计过程总结致谢,2018/1/11,3,毕业设计的设计要求,设计的主要技术指标 实现计程车的计价器功能。一方面实现基本功能时，包括在行程中满足2公里以内：在06:0023:00为起步价6元，超出2公里，以后每公里为1.4元 ，其余时间起步价为8元，以后以2元/公里计费。处于等待的状态下满足2分钟以内计2元，以后以0.5元/分计费。另一方面多功能的实现，计价器可以根据要求显示需要的内容，可以根据选择键选择显示总费用，总行程数和总乘车等待时间等等。 1) 计价范围： 0999.9元； 计价分辨率： 0.1元； 2）计程范围： 0999.9公里； 计程分辨率： 0.1公里； 3）计时范围： 99分； 计时分辨率： 1分钟；,2018/1/11,4,设计思路（1）,设计所采用的工具及平台： .硬件部分： （1）FPGA控制芯片，型号（EP2C5Q208C8），是设计的核心器件。 （2）8位共阴极数码管：将需要的信息对外显示 （3）7个拨码开关：作为按键外部控制用 .软件部分 （1）开发平台Quartus （2）设计所采用的语言VHDL,2018/1/11,5,设计思路（2）,根据设计要求，对于出租车计费器基本由按键控制部分时钟脉冲部分，核心控制模块，计量模块，译码显示部分等构成。,2018/1/11,6,设计方法,采用自顶向下，分模块的设计方法基于 Quartus II的VHDL文本输入设计流程如图所示,2018/1/11,7,设计过程,顶层模块原理图,2018/1/11,8,各模块介绍,分频模块设计 车轮大小选择模块设计 计程模块设计 计时模块设计 计费模块设计 数据分配模块设计 译码模块设计,2018/1/11,9,分频模块,分频模块:分频模块是对系统时钟频率进行分频。,2018/1/11,10,通过选择开关，可以进行4种车型计费的模拟。 车轮直径（mm）520 540 560 580 DIP开关表示 00 01 10 11 对应计费圈数 640 610 580 550,车轮大小选择模块设计,2018/1/11,11,分频模块波形仿真,2018/1/11,12,车轮大小选择模块波形仿真,2018/1/11,13,计程模块设计,将里程脉冲信号转化为相应的里程,2018/1/11,14,计程模块波形仿真,2018/1/11,15,计时模块设计,将等待时间用计数器进行计数，得到相应的等待时间信息。,2018/1/11,16,计时模块波形仿真,2018/1/11,17,计费模块设计（1）,将里程按照转化关系转成相应的用，将等待时间也按照一定关系转化成费用，最后将两者相加，得到总费用。计费模块是本设计的核心模块。,2018/1/11,18,计费模块设计（2）,里程的计费很复杂，计费的最低两位和两位计费单价在相加的过程会出现进位，为了在各种单价下，计费器都能正确的计费，设计中考虑了各种临界情况下的进位，这样就更贴近实际计费器的控制部分。有以下几种情况：(1) 最低与计费单价的低位相加,没有进位。费用的次低位与计费单价的高位相加没有进位；(2) 最低与计费单价的低位相加,没有进位。费用的次低位与计费单价的高位相加有进位；(3) 最低与计费单价的低位相加,有进位。费用的次低位与计费单价的高位相加没有进位；(4) 最低与计费单价的低位相加,有进位。费用的次低位与计费单价的高位相加有进位。,2018/1/11,19,计费模块波形仿真,2018/1/11,20,数据分配模块设计,分时将4位里程信号和4为费用信号数据传递给译码显示部分进行显示。,2018/1/11,21,数据分配模块波形仿真,2018/1/11,22,译码模块设计,译码模块的输入为4位的BCD码，输出的是共阴极七段数码管的7位，输入，输出一一对应，将输入的信号，正确的在数码管上显示出来，让人更为直观的看到我们所想要看到的结果。,2018/1/11,23,译码模块波形仿真,2018/1/11,24,硬件调试结果及分析（1）,2018/1/11,25,硬件调试结果及分析（2）,2018/1/11,26,硬件调试结果及分析（3）,2018/1/11,27,硬件调试结果及分析（4）,2018/1/11,28,硬件调试结果及分析（5）,2018/1/11,29,设计总结,本次设计采用VHDL硬件描述语言，按自顶向下的方法，将设计的系统分成七个相对独立的模块分别设计,包括分频模块，车型选择模块，计时模块，计程模块，计费模块，数据分配模块以及译码显示模块，用Quart