四选一数据选择器和基本触发器的设计(DOC毕业设计论文).doc

四选一数据选择器和基本触发器的设计 第20页 共15页 四选一数据选择器和基本触发器的设计学生姓名：朱一进 指导老师：肖晓丽摘 要 系统基于数据选择器及D触发器，JK触发器，T触发器的原理，使用EDA技术在FPGA中设计了四选一数据选择器和基本触发器，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。在数据选择器中，用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED与数据输入端a,b,c,d的关系，验证4选一数据选择器设计的正确性，通过VHDL语言实现了本设计的控制功能，按不同的键实现不同的功能，根据数据选择器的特性方程设计输出状态。在基本触发器中通过VHDL语言实现了本设计的控制功能，按不同的键实现不同的功能，根据三钟触发器的特性方程设计输出状态。整个系统结构简单，使用方便，值得推广使用。关键字 FPGA；VHDL；EDA；数据选择器；触发器 目录1引言31.1设计的目的31.2设计的基本内容31.四选一数据选择器32.基本触发器42 EDA、VHDL简介42.1EDA技术42.2硬件描述语言VHDL63设计规划过程73.1四选一数据选择器的工作原理73.2基本触发器器的工作原理73.3课程设计中各个模块的设计81.数据选择器的设计82.基本触发器的设计94结束语11参考文献12附录13 1 引 言 20世纪60年代初，美国德克萨斯仪器公司TI（Texas Instruments）将各种基本逻辑电路以及连线制作在一片体积很小的硅片上，经过封装后提供给用户使用，这就是集成电路。从先前的采用半导体技术实现的计算机到现在广泛应用的采用高集成度芯片实现的计算机。基本门电路和数值比较器作为基本逻辑电路的 “细胞”，因而成为深入研究和了解基本逻辑电路的基石。 计算机组成原理与设计是计算机科学与技术专业本科生的必修课程。在完成理论学习和必要的实验后，本科学生掌握了它的基本原理和各种基本功能的应用，但对硬件实际应用设计和其完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。 计算机组成原理与设计的课程设计既要让学生巩固课本学到的理论，还要让学生学习硬件电路设计和用户程序设计，同时学习查阅资料、参考资料的方法。 计算机原理与设计的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对该课程的认识和理解，充分发挥我们的个体创新能力。1.1 设计的目的学习基本触发器的设计，进一步了解VHDL语言。巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力，本次设计的目的就是学习基本触发器的设计，了解并掌握VHDL硬件描述语言的设计方法和思想，通过对基本触发器的设计，巩固和综合运用所学课程，理论联系实际，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标。1.2 设计的基本内容本设计主要是利用超高速硬件描述语言VHDL对四选一数据选择器和基本触发器电路进行编程实现。用原理图输入法或VHDL文本输入法设计4选1数据选择器基本触发器电路，建立4选1数据选择器和基本触发器的实验模式。通过电路仿真和硬件验证，进一步了解4选1数据选择器和基本触发器的功能。1. 四选一数据选择器用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED与数据输入端a,b,c,d的关系，验证4选一数据选择器设计的正确性。2. 基本触发器先按键选择一种触发器(按键0-2分别代表D,JK,T触发器)，再拨动拨码开关（SW0为D触发器输入,SW1,SW2为JK触发器输入,SW3为T触发器输入），观察验证小LED上显示的结果。2 EDA、VHDL简介2.1 EDA技术 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力地发展和社会信息化程度地提高，同时也使现代电子产品性能进一步地提高，产品更新换代的节奏也越来越快。EDA技术是伴随着计算机、集成电路、电子系统的设可阶计发展起来的。回顾近30年电子设计技术的发展历程，将EDA技术由浅到深分为CAD阶段、CAE阶段、ESDA段这3个阶段：(1) CAD阶段。20世纪70年代，随着中小规模集成电路的开发应用，传统的手工制图设计印刷电路板和集成电路的方法已无法满足设计精度和效率的要求，因此工程师们开始进行二维平面图形的计算机辅助设计，以便解脱繁杂、机械的版图设计工作，这就产生了第1代EDA工具 CAD(计算机辅助设计)。这是EDA发展的初级阶段，其主要特征是利用计算机辅助进行电路原理图编辑，PCB布同布线。它可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。(2) CAE阶段。20世纪80年代，为适应电子产品在规模和制作上的需要，应运出现了以计算机仿真和自动布线为核心技术的第2代EDA技术，即CAE计算机辅助工程设计阶段。这一阶段的主要特征是以逻辑摸拟、定时分析、故障仿真、自动布局布线为核心，重点解决电路设计的功能检测等问题，使设计能在产品制作之前预知产品的功能与性能，已经具备了自动布局布线、电路的逻辑仿真、电路分析和测试等功能，其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。与CAD相比，CAE除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，从而实现工程设计。(3) ESDA阶段。20世纪90年代，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用比较困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，EDA技术继续发展，进人了以支持高级语言描述、可进行系统级仿真和综合技术为特征的第3代EDA技术ESDA电子系统设计自动化阶段。这一阶段采用一种新的设计概念自顶而下(Top - Down)的设计程式和并行工程(Concurrent Engineering)的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。EDA技术主要是指面向专用集成电路设计的计算机技术， 将EDA技术与传统电子设计方法进行比较可以看出，传统的数字系统设计只能在电路板上进行设计，是一种搭积木式的方式，使复杂电路的设计、调试十分困难；如果某一过程存在错误查找和修改十分不便；对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差；只有在设计出样机或生产出芯片后才能进行实泅，因而开发产品的周期长。而电子EDA技术则有很大不同，采用可编程器件，通过设计芯片来实现系统功能。采用硬件描述语言作为设计输入和库(LibraIy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，有效增强了设计的灵活性，提高了工作效率。并且可减少芯片的数量，缩小系统体积，降低能源消耗，提高了系统的性能和可靠性。能全方位地利用计算机自动设计、仿真和调试。 现代电子设计技术的核心是EDA（Electronic Design Automation）技术，EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。2.2 硬件描述语言VHDL VHDL（Very-High-Speed Integrated Circuit HardwareDescription ）语言是一种用于电路设计的高级语言。 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。 VHDL语言有如下特点： 1.与其他的硬件描述语言相比，VHDL行为描述能力强，是系统设计领域最佳的硬件描述语言。强大的行为描述能力可以避开具体的器件结构，从逻辑行为上描述和设计大规模的电子系统。 2.VHDL有丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 3.对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。 4.VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。 设计流程为： 1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。 通常VHDL文件保存为.vhd文件。 2.功能仿真（前仿真） ：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确。 3.逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf（edif）的EDA工业标准文件。 4.布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内 5.时序仿真（后仿真）：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。 6.编程下载：确认仿真无误后，将文件下载到芯片中。 3 设计规划过程3.1四选一数据选择器的工作原理 数据选择器又叫“多路开关”。 数据选择器在地址控制端（或叫选择控制）的控制下，从多个数据输入通道中选择其中一通道的数据传输至输出端。4选1数据选择器的元件符号如图*.1所示，其中a,b,c,d是4位数据输入端，s1和s0是控制输入端，y是数据输出端。当s1s0=00时，输出y=a；s1s0=01时，y=b；s1s0=10时，y=c；s1s0=11，y=d。四选一数据选择器的框图如图3.1所示 。 图3.1四选一数据选择器的框图3.2基本触发器器的工作原理触发器是数字系统中广泛应用的能够记忆一位二进制信号的基本逻辑单元电路。触发器具有两个能自行保持的稳定状态，用来表示逻辑“1”和“0”。在不同的输入信号作用下其输出可以置成1态和0态，且当输入信号消失后，触发器获得的新状态能保持下来。将D触发器，JK触发器，T触发器实行按键控制。按不同的键实现不同的功能，根据三钟触发器的特性方程设计输出状态。基本触发器的框图如图3.2所示。 图3.2基本触发器器的框图3.3课程设计中各个模块的设计1. 数据选择器的设计数据选择器可由VHDL程序来实现，下面是数据选择器的一部分VHDL代码：BEGINsY_TEMPY_TEMPY_TEMPY_TEMPY_TEMP=X;END CASE;y=Y_TEMP;END PROCESS;END rtl;四选一数据选择器由VHDL程序实现后，其仿真图如图3.3所示：四选一数据选择器的引脚分配如下：2.基本触发器的设计基本触发器器可由VHDL程序来实现，下面是基本触发器的一部分VHDL代码：process(clk,key)BEGIN if (key=111) then cnt01999999 then cnt0=0;temp=key; else cnt0=cnt0+1; end if; end if; end process;process(clk)begin if (clkevent and clk=1) then cnt=cnt+1; if cnt10000000 then clk_fresh=0; elsif cnt20000000 then clk_fresh20000000 then cnt=0; end if;end if;end process;process(clk_fresh)BEGINif (clk_freshevent and clk_fresh=1) then if (temp=110) then q_temp=d; elsif (temp=101)then jkq_tempq_tempq_tempq_tempq_temp=NULL; end case; elsif (temp=011)then if (t=0)then q_temp=q_temp; else q_temp=not q_temp; end if; end if;end if;q=q_temp;nq=not q_temp;end process;end Behavioral; 基本触发器器由VHDL程序实现后，可以得到D触发器，JK触发器，T触发器的仿真图。这里仅画出JK触发器的仿真图如图3.4所示：基本触发器的引脚分配如下：4 结束语通过两星期的紧张工作，最后完成了我的设计任务。通过课程设计，发现自己的很多不足，自己知识的很多漏洞，看到了自己的实践经验还是比较缺乏，理论联系实际的能力还急需提高。同时也体会到设计课的重要性和目的性所在。本次设计课不仅仅培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。它不仅仅是一个学习新知识新方法的好机会，同时也是对我所学知识的一次综合的检验和复习，使我明白了自己的缺陷所在，从而查漏补缺。希望学校以后多安排一些类似的实践环节，让同学们学以致用。在设计中要求我要有耐心和毅力，还要细心，稍有不慎，一个小小的错误就会导致结果的不正确，而对错误的检查要求我要有足够的耐心，通过这次设计和设计中遇到的问题，也积累了一定的经验，对以后从事集成电路设计工作会有一定的帮助。在应用VHDL的过程中让我真正领会到了其并行运行与其他软件（C语言）顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。在此次课程设计中，非常感谢肖晓丽老师对我的指导与大力的帮助。参考文献1 林明权.VHDL数字控制系统设计范例.北京:电子工业出版社,20032曾繁泰,陈美金.VHDL程序设计M.北京:清华大学出版社,20013潘松.VHDL实用教程M.成都:电子科技大学出版社,20004 侯伯亨,顾新.VHDL硬件描述语言及数字逻辑电路设计.西安:西安电子科技大出版社,20035 谭会生.EDA技术基础.长沙:湖南大学出版社,20046 甘登岱.EDA培训教程.北京:机械工业出版社,2005 7 Jayaram.Bhaker.VHDL教程.北京:机械工业出版社,2006附 录1. 数据选择器的VHDL程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY mux41 ISPORT ( a,b,c,d:IN STD_LOGIC; s0,s1:IN STD_LOGIC; y:OUT STD_LOGIC);END ENTITY;ARCHITECTURE rtl OF mux41 ISSIGNAL s:STD_LOGIC_VECTOR(1 DOWNTO 0);SIGNAL Y_TEMP:STD_LOGIC;BEGINsY_TEMPY_TEMPY_TEMPY_TEMPY_TEMP=X;END CASE;y=Y_TEMP;END PROCESS;END rtl;2 基本触发器的VHDL代码library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity trigger is Port ( d,j,k,t:in std_logic; clk:in std_logic; key: in std_logic_vector(2 downto 0); q,nq:out std_logic );end trigger;architecture Behavioral of trigger issignal temp: std_logic_vector(2 downto 0);signal q_temp:std_logic:=0;signal clk_fresh:std_logic;signal jk:std_logic_vector(1 downto 0);signal cnt0: integer range 0 to 2000000;signal cnt: integer range 0 to 20000000;begiNprocess(clk,key)BEGIN if (key=111) then cnt01999999 then cnt0=0;temp=key; else cnt0=cnt0+1; end if; end if; end process;process(clk)begin if (clkevent and clk=1) then cnt=cnt+1; if cnt10000000 then clk_fresh=0; elsif cnt20000000 then clk_fresh20000000 then cnt=0; end if;end if;end process;process(clk_fresh)BEGINif (clk_freshevent and clk_fresh=1) then if (temp=110) then q_temp=d; elsif (temp=101)then jkq_tempq_tempq_tempq_tempq_temp=NULL; end case; elsif (temp=011)then if (t=0)then q_temp=q_temp; else q_temp=not q_temp; end if; end if;end if;q=q_temp;nq=not q_temp;end process;end Behavioral; 以下内容与本文档无关！以下内容与本文档无关！。以下为赠送文档，祝你事业有成，财源广进，身体健康，家庭和睦！高效能人士的50个习惯l 在行动前设定目标有目标未必能够成功，但没有目标的肯定不能成功。著名的效率提升大师博思.崔西説：“成功就是目标的达成，其他都是这句话的注释。”现实中那些顶尖的成功人士不是成功了才设定目标，而是设定了目标才成功。一次做好一件事著名的效率提升大师博思.崔西有一个著名的论断：“一次做好一件事的人比同时涉猎多个领域的人要好得多。”富兰克林将自己一生的成就归功于对“在一定时期内不遗余力地做一件事”这一信条的实践。培养重点思维从重点问题突破，是高效能人士思考的一项重要习惯。如果一个人没有重点地思考，就等于无主要目标，做事的效率必然会十分低下。相反，如果他抓住了主要矛盾，解决问题就变得容易多了。发现问题关键在许多领导者看来，高效能人士应当具备的最重要的能力就是发现问题关键能力，因为这是通向问题解决的必经之路。正如微软总裁兼首席软件设计师比尔。盖茨所説：“通向最高管理层的最迅捷的途径，是主动承担别人都不愿意接手的工作，并在其中展示你出众的创造力和解决问题的能力。”把问题想透彻把问题想透彻，是一种很好的思维品质。只要把问题想透彻了，才能找到问题到底是什么，才能找到解决问题最有效的手段。不找借口美国成功学家格兰特纳说过这样的话：“如果你有为自己系鞋带的能力，你就有上天摘星星的机会！”一个人对待生活和工作是否负责是决定他能否成功的关键。一名高效能人士不会到处为自己找借口，开脱责任；相反，无伦出现什么情况，他都会自觉主动地将自己的任务执行到底。要事第一创设遍及全美的事务公司的亨瑞。杜哈提说，不论他出多小钱的薪水，都不可能找到一个具有两种能力的人。这两种能力是：第一，能思想；第二，能按事情的重要程度来做事。因此，在工作中，如果我们不能选择正确的事情去做，那么唯一正确的事情就是停止手头上的事情，直到发现正确的事情为止。运用20/80法则二八法则向人们揭示了这样一个真理，即投入与产出、努力与收获、原因和结果之间，普遍存在着不平衡关系。小部分的努力，可以获得大的收获；起关键作用的小部分，通常就能主宰整个组织的产出、盈亏和成败。合理利用零碎时间所谓零碎时间，是指不构成连续的时间或一个事务与另一事务衔接时的空余时间。这样的时间往往被人们毫不在乎地忽略过去，零碎时间虽短，但倘若一日、一月、一年地不断积累起来，其总和将是相当可观的。凡事在事业上有所成就的人，几乎都是能有效地利用零碎时间的人。习惯10、废除拖延对于一名高效能人士来説，拖延是最具破坏性的，它是一种最危险的恶习，它使人丧失进取心。一旦开始遇事推托，就很容易再次拖延，直到变成一种根深崹蒂固的习惯。习惯11、向竞争对手学习一位知名的企业家曾经说过，“对手是一面镜子，可以照见自己的缺陷。如果没有了对手，缺陷也不会自动消失。对手，可以让你时刻提醒自己：没有最好的，只有更好。”习惯12、善于借助他人力量年轻人要成就一番事业，养成良好的合作习惯是不可少的，尤其是在现代职场中，靠个人单打独斗的时代已经过去了，只有同别人展开良好的合作，才会使你的事业更加顺风顺水。如果你要成为一名高效能的职场人士，就应当养成善于借助他人力量的好习惯。习惯13、换位思考在人际的相处和沟通里，“换位思考”扮演着相当重要的角色。用“换位思考”指导人的交往，就是让我们能够站在他人的立场上，设身处地理解他人的情绪，感同身受地明白及体会身边人的处境及感受，并且尽可能地回应其需要。树立团队精神一个真正的高效能人士，是不会依仗自己业务能力比别人更优秀而傲慢地拒绝合作，或者合作时不积极，倾向于一个人孤军奋战。他明白在一个企业中，只有团队成功，个人才能成功。善于休息休息可以使一个人的大脑恢复活力,提高一个人的工作效能。身处激烈的竞争之中,每一个人如上紧发条的钟表.因此,一名高效能人士应当注意工作中的调节与休息,这不但于自己健康有益,对事业也是大有好处的。及时改正错误一名高效能人士要善于从批评中找到进步的动力.批评通常分为两类,有价值的评价或是无理的责难.不管怎样,坦然面对批评,并且从中找寻有价值、可参考的成分,进而学习、改进、你将获得意想不到的成功。责任重于一切著名管理大师德鲁克认为,责任是一名高效能工作者的工作宣言.在这份工作宣言里,你首先表明的是你的工作态度:你要以高度的责任感对待你的工作,不懈怠你的工作、对于工作中出现的问题能敢于承担.这是保证你的任务能够有效完成的基本条件。不断学习一个人,如果每天都能提高1%,就没有什么能阻挡他抵达成功.成功与失败的距离其实并不遥远,很多时候,它们之间的区别就在于你是否每天都在提高你自己;如果你不坚持每天进步1%的话,你就不可能成为一名高效能人士.让工作变得简单简单一些,不是要你把事情推给别人或是逃避责任,而是当你焦点集中很清楚自己该做那些事情时,自然就能花更小的力气,得到更好的结果.重在执行执行力是决定一个企业成败的关键,同时也是衡量一个人做事是否高效的重要标准.只做适合自己的事找到合适自己的事,并积极地发挥专长,成为行业的能手,是高效能人士应当努力追求的一个目标.把握关键细节精细化管理时代已经到来,一个人要成为一名高效能人士,必须养成重视细节的习惯.做好小事情既是一种认真的工作态度,也是一种科学的工作精神.一个连小事都做不好的人,绝不可能成为一名高效能人士.不为小事困扰我们通常都能够面对生活中出现的危机,但却常常被一些小事搞得垂头丧气,整天心情不快,精神忧闷紧张。一名高效能人士应当及时摆脱小事困扰,积极地面对工作和生活。专注目标美国明尼苏达矿业制造公司(3M)的口号是:写出两个以上的目标就等于没有目标.这句话不仅适用于公司经营,对个人工作也有指导作用。有效沟通人与人之间的交往需要沟通,在公司,无论是员工于员工员工于上司员工与客户之间都需要沟通.良好的沟通能力是工作中不可缺小的,一个高效能人士绝不会是一个性格孤僻的人,相反他应当是一个能设身处地为别人着想充分理解对方能够与他人进行桌有成效的沟通的人。及时化解人际关系矛盾与人际交往是一种艺术,如果你曾为办公室人际关系的难题而苦恼,无法忍受主管的反复无常,看不惯主管的假公济私,那么你要尝试学习如何与不同的人相处,提高自己化解人际矛盾的能力。积极倾听西方有句谚语说：“上帝给我们两只耳朵，却只给了一张嘴巴。”其用意也是要我们小説多听。善于倾听，是一个高效能人士的一项最基本的素质。保持身体健康充沛的体力和精力是成就伟大事业的先决条件。保持身体健康，远离亚健康是每一名高效能人士必须遵守的铁律。杜绝坏的生活习惯习惯有好有坏。好的习惯是你的朋友，他会帮助你成功。一位哲人曾经説过：“好习惯是一个人在社交场合中所能穿着最佳服饰。”而坏习惯则是你的敌人，他只会让你难堪、丢丑、添麻烦、损坏健康或事业失败。释放自己的忧虑孤独和忧虑是现代人的通病。在纷繁复杂的现代社会，只有保持内心平静的人，才能保证身体健康和高效能的工作。合理应对压力身体是革命的本钱，状态是成功的基础。健康，尤其是心理健康，已成为职场人士和企业持续发展的必备保障。学会正确地应对压力就成了高效能人士必备的一项习惯。掌握工作与生活的平衡真正的高效能人士都不是工作狂，他们善于掌握工作与生活平衡。工作压力会给我们的工作带来种种不良的影响，形成工作狂或者完美主义等错误的工作习惯，这会大大地降低一个人的工作绩效。及时和同事及上下级交流工作正确处理自己与上下级各类同事的关系，及时和同事、上下级交流工作，是高效能人士的一项重要习惯。做到上下逢源，正确处理“对上沟通”，与同事保持良好的互动交流是我们提高工作效能的一个关键。注重准备工作一个善于做准备的人，是距离成功最近的人。一个缺乏准备的员工一定是一个差错不断的人，纵然有超强的能力，千载难逢的机会，也不能保证获得成功。守时如果你想成为一名真正的高效能人士，就必须认清时间的价值，认真计划，准时做每一件事。这是每一个人只要肯做就能做到的，也是一个人走向成功的必由之路。高效地搜集并消化信息当今世界是一个以大量资讯作为基础来开展工作的社会。在商业竞争中，对市场信息尤其是市场关键信息把握的及时性与准确性，对竞争的成败有着特殊的意义。一个高效能人士应当对事物保持敏感，这样才能在工作中赢得主动。重完善自己的人际关系网人际能力在一个人的成功中扮演着重要的角色。成功学专家拿破仑.希尔曾对一些成功人士做过专门的调查。结果发现，大家认同的杰出人物，其核心能力并不是他的专业优势，相反，出色的人际策略却是他们成功的关键历练说话技巧有人说：“眼睛可以容纳一个美丽的世界，而嘴巴则能描绘一个精彩的世界。”法国大作家雨果也说：“语言就是力量。”的确，精妙、高超的语言艺术魅力非凡，世界上欧美等发达国家把“舌头、金钱、电脑”并列为三大法宝，口才披公认为现代职场人士必备素质之一。一名高效能人士的好口才加上礼仪礼节，往往可以为自己的工作锦上添花，如果我们能够巧妙运用语言艺术，对协调人际关系、提高工作效能都将大有裨益。善于集思广益、博采众议一件事物往往存在着多个方面，要想全面、客观地了解一个事物，必须兼听各方面的意见，只有集思广益，博采众长，才能了解一件事情的本来面目，才能采取最佳的处理方法。因此，一名高效能人士要时常以“兼听则明，偏听则暗”的谏言提醒自己，多方地听取他人的意见，以确保自己能够做出正确的决定。善于授权善于授权，举重若轻才是管理者正确的工作方式：举轻若重，事必躬亲只会让自己越陷越深，把自己的时间和精力浪费于许多毫无价值的决定上面。制订却实可行的计划许多成功人士的成功经验告诉我们，认真的做一份计划不但不会约束我们，还可以让我们的工作做得更好。当然，同许多其他重要的事情一样，执行计划并不是一件简单容易的事。如果你约束自我，实现了自己制定的计划，你就一定会成为一个卓有成效的高效能人士。经常和成功人士在一起心理学研究表明，环境可以让一个人产生特定的思维习惯，甚至是行为习惯。环境能够改变我们的思维与行为习惯，直接影响到我们的工作效能与生活。和成功人士在一起，有助于我们在身边形成一个“成功”的氛围，在这个氛围中我们可以向身边的成功的人士学习正确的思维方法，感受他们的热情，了解并掌握他们处理问题的方法。有效决策一个好的决策思想，不是限期完成的，而是在反复思考、不断推敲的过程中，在相关事物或其他活动中受启发顿悟而产生和迸发出来的。一个高效的决策者的价值在于“做正确的事”，同时帮助各管理层的主管“把事情做正确”，把决策落实。到困难找方法一个高效能人士，是最重视找方法的人。他们相信凡事都会有方法解决，而且是总有更好的方法。不被琐务缠身高效能人士不会被太多的琐务缠身。其含义主要是说高效能人士要充分重视时间的价值，不浪费时间会做那些不值得去做的事情。及时走出失败高效能人士不会让自己永远徘徊在失败的阴影之下。相反他们总是把所有的“失败”都看作“尚未成功”在遭遇一次次失败的时候，他们会始终以一种积极的心态来面对。不论多么困难，他们都要鼓励自己再试一次。保持一颗平常心无伦做事还是做人，除了要善于