CMOS抗总剂量辐照原理及先进加固器件.doc

5 CMOS抗总剂量辐照原理及先进加固器件CMOS抗总剂量辐照原理及先进加固器件【摘要】随着半导体产业的进步以及空间技术和核工程的快速发展，越老越多的CMOS集成电路被应用于辐照环境当中。因此CMOS电路面临着更加严峻的挑战。为了保证CMOS集成电路在严苛条件下的性能表现以及可靠性，抗辐照加固技术应运而生。本文从抗辐照加固的基本原理出发，分析了辐照失效的机理以及几种不同的失效模式，并简单介绍了几种不同的抗辐照加固结构。关 键 词 CMOS电路; 总剂量辐照加固; 1 辐照失效机理集成电路在辐照环境下的机理大致有以下几种形式：1 单粒子效应2 总剂量效应3 中子辐射效应4 瞬时辐射效应5 剂量增强效应6 低计量率效应。其中，导致器件失效的影响较大的辐射效应为总剂量效应（TID，Total Ionizing Dose）和单粒子效应（SEE，Single Event Effects）1。下文将具体介绍这两种辐照效应的产生方式及其对电路单元的影响。1.1 总剂量效应（TID）总剂量效应是当集成电路元器件长期处于辐射环境中时，多次粒子入射将会造成正电荷积累，从而引起器件性能发生退化甚至失效。当航天器和武器型号中所使用的电子元器件工作在电离总剂量辐射环境中时，会遭遇高能粒子及光子的轰击，其工作参数及使用寿命不可避免地会受到影响和危害，严重时可引起航天系统失效，甚至导致不可想象的航天事故。电离总剂量辐射对半导体元器件的影响主要体现在隔离二氧化硅层中，如：MOS结构的栅氧化物、隔离氧化物和SOI器件的BOX埋氧层等等。辐射产生的电子会在几皮秒的时间内被扫出氧化层并被栅电极收集，而空穴会在栅极电场的作用下向Si/SiO2界面处缓慢运动。然而，有些电子还没有来得及被扫出电场就已经又和空穴复合了。没有发生复合反应的那部分电子空穴对被称为净电荷量。没有被复合的空穴会在氧化层中以局域态的形式向界面处做阶跃运动。当空穴运动到界面附近时，一部分会被界面处的空穴陷阱俘获，形成带正电的氧化物陷阱电荷。总剂量效应对半导体器件主要有以下三个方面的影响：、阈值电压漂移对于NMOS器件，在正常的正向偏置条件下，氧化层陷阱电荷主要分布在二氧化硅-硅界面的附近，并且氧化层中存在的空穴陷阱浓度一般在1018cm-3数量级以上，因此总剂量辐照过程中大部分的空穴都会被陷阱所俘获，形成氧化层陷阱电荷，使NMOS器件的阈值电压负向漂移。另一方面，需要质子输运到界面处以参与界面陷阱电荷的形成，但是在相同电场的作用下，质子的迁移率要远小于空穴，分别为10-11cm2/Vs和10-5cm2/Vs，因此界面陷阱电荷的形成速度相对于氧化层陷阱电荷要慢许多。因此在辐照总剂量不是很大的时候，氧化层中的空穴陷阱还没有完全被空穴占据而达到饱和的情况下，氧化层陷阱电荷要远多于界面陷阱电荷，此时阈值电压的漂移主要由氧化层陷阱电荷决定，即阈值电压负向漂移，并且随着辐照总剂量的增加，阈值电压会持续负向漂移。但是在辐照总剂量足够大时，氧化层陷阱电荷将会趋于饱和，而界面陷阱电荷仍然继续增加，导致阈值电压负向漂移逐渐变慢，最后在界面陷阱电荷足够多时，其对阈值电压的影响将超过氧化层陷阱电荷，使得阈值电压出现回升，这种现象就是阈值电压的“反弹效应”。、泄漏电流增加总剂量辐射效应除了使NMOS器件的阈值电压发生负向漂移外，还会使器件的泄漏电流随着累积辐射剂量的增加而增大，是引起NMOS器件和集成电路失效的另外一个重要机制，并且集成电路的集成度越高，总剂量辐射引起的泄漏电流问题也就越明显，对集成电路的功耗影响更加严峻。NMOS器件在受到总剂量辐射后，其栅氧化层和场氧化层都会引起泄漏电流的增加，但是通过上一部分阈值电压漂移的分析可知，氧化层中的陷阱电荷密度正比于氧化层厚度，而在当今的先进CMOS工艺中，器件栅氧化层的厚度已经可以做到几纳米甚至小于1nm的程度，使得栅氧化层中的陷阱电荷对泄漏电流的影响变得很小，并且栅氧化层厚度足够薄时，由于隧穿效应的存在，栅氧化层中积累的陷阱电荷也会更少，因此总剂量效应引起的泄漏电流主要存在于场氧化层区域。场氧化层引起的泄漏电流又可以分成器件内部的泄漏电流和器件之间的泄漏电路。器件内部的泄漏电流是指由于场氧化层侧向漏电，从而在NMOS晶体管的源漏之间存在电压差时产生的泄漏电流；而器件之间的泄漏电流主要来自相邻晶体管不同偏压的源/漏端之间或者来自存在电压差的相邻N阱之间，是由于场氧化层底部漏电产生的。研究表明由于场氧化层底部的电场强度要比顶部小三个数量级，从而造成对应区域的空穴产额差别很大，使得器件之间的泄漏电流要远小于器件内部的泄漏电流。NMOS器件内部的场氧化层侧向漏电示意图如下图2-3所示，其中图2-3(a)为NMOS器件的版图，箭头所示的是NMOS器件源漏之间存在的漏电通道，该漏电通道靠近场氧化层侧表面；图2-3(b)是图2-3(a)沿AB虚线切开的剖面图，从图可知，由于总剂量效应的影响，在靠近硅衬底的场氧化层表面产生了正的氧化层陷阱电荷，并且这些陷阱电荷使得硅衬底表面感生出电子从而形成源漏之间的漏电通道。、迁移率降低硅衬底表面沟道的载流子迁移率是MOS器件一个非常重要的物理量，迁移率表征为单位电场下载流子的平均漂移速度，代表了载流子的导电能力大小，迁移率的大小直接影响到MOS器件驱动电流和跨导的大小，从而影响器件的电学特性。载流子迁移率主要受到库仑散射、晶格散射以及杂质散射等影响，使迁移率发生变化。当氧化层受到总剂量辐照的影响而积累氧化层陷阱电荷和界面陷阱电荷时，由于库仑散射作用的增强使得沟道内的载流子迁移率发生退化，并且迁移率退化的程度取决于陷阱电荷到界面的距离，因此界面处的界面陷阱电荷是造成载流子迁移率退化的主要原因。MOS器件的跨导表征为栅极电压对器件输出电流的控制能力，跨导越大，表示很小的栅极电压变化就可以产生越大的输出电流改变值，表示栅极电压对输出电流的控制能力越强。而器件的跨导与沟道中的载流子迁移率直接相关，在其他条件一样的情况下，载流子迁移率的退化将导致器件跨导的减小，这就意味着需要更大的栅压变化才可以产生退化之前同等大小的输出电流变化。21.2 单粒子效应（SEE）单粒子效应是指半导体集成电路受到某种高能粒子入射之后，逻辑器件发生状态翻转、存储数据改变或者器件发生永久性损坏的现象。单粒子效应产生的影响有很多种，可以被分为非破坏性效应以及破坏性效应。1 非破坏性效应包括：单粒子翻转(SEU, Single Event Upset)单粒子瞬态脉冲(SET, Single Event Transient)单粒子功能中断(SEFI, Single Event Functional Interrupt)2 破坏性效应包括：单粒子闩锁效应（SEL, Single Event Latch-up）单粒子烧毁(SEB, Single Event Burnout)单粒子栅击穿（SEGR, Single Event Gate Rupture）随着特征尺寸的不断缩小，集成电路进入深亚微米乃至纳米阶段。需要在采用更先进工艺的IC层面对辐照效应进行更多方面的研究。例如：随着特征尺寸的缩小，多重单元翻转MBU（Multiple Bit Upset）会显著恶化，而MBU用简单的ECC是不能纠错的，这将严重威胁EDAC的效率；还有特征尺寸缩小导致器件更容易受到粒子的影响。2 常见加固方式国内外的抗辐照技术，总体分为三种方法：材料和工艺加固，RHBP (Rad-Hard by Process)、设计加固，RHBD (Rad-Hard by Design)、抗辐照IC封装技术，RHBS (Rad-Hard by Shielding)。2.1 材料和工艺加固通过工艺的优化来达到抗辐照的要求，目前在CMOS、SOI、SOS、砷化镓、铁电等工艺方面均有相关的研究，其中尤其以SOI的技术最为成熟、性价比最好，已被广泛应用在抗辐照集成电路中。2.2 设计加固RHBD无疑是目前抗辐照技术的主流方法，电路方面可以使用更加可靠的电路设计。对敏感且重要的逻辑电路部分，可以采用看门狗电路、三模冗余设计、电路中抗单粒子翻转的DICE结构设计等。对于敏感逻辑电路部分，从版图方面也可以采用抗辐照的方案，如抗总剂量效应的特殊栅结构设计、抗单粒子闩锁的隔离环设计等。2.3 抗辐照IC封装技术IC封装级屏蔽于1979年首次提出，80年代研究了其可行性。屏蔽式的封装技术可以使芯片抗辐照能力提高2-3个数量级。目前已经进行了典型自然空间中抗电子和质子辐射屏蔽效率的实验研究。3 常见加固器件3.1 -gate SOI FINFET结构SOI MOS 晶体管已经从单栅的平面结构发展到三维的多栅结构（如 FINFET）。目前，三维 SOI 多栅器件受到越来越多的关注，因为三维 SOI 多栅器件能够提供更高的速度，更好的短沟道效应的控制以及对剂量率效应和单粒子效应更好的加固作用。三维 SOI 多栅器件的电气特性也明显优于相对应的二维体硅器件，因而总剂量辐照效应得到了显著的改善。尤其是-gate FINFET 在 TID 方面展现了更高的优越性。如图所示TG SOI FINFE可以分割成横向的对称DG FINFET和纵向的非对称DG FINFET两个部分，Z方向为FIN区宽度WFIN，X方向为FIN区高度HFIN。其顶部和两侧的栅氧厚度均为tox，底部的埋氧厚度为toxb。三栅FINFET的截面图3目前的研究表明 FIN 区宽度很大的 FINFET 器件的电气行为和平面 SOI 晶体管的电气特性是非常相似的，即前栅与背栅的耦合作用在 TID 辐照中占据明显的优势。TID 辐照对器件造成的影响主要取决于器件的具体结构和具体的工艺过程。另外，较长的沟道长度，其 FIN 区宽度较小的 FINFET 器件展现出很高的抗总剂量辐照的能力，因为附加的侧栅对沟道电荷提供了额外的控制能力。侧栅的作用主要体现在两个方面：（1）侧栅控制着 FIN 体区的电势，尤其是控制着 FIN/BOX 界面的表面电势，从而减小了纵向的耦合效应和源自漏端的边缘电场的影响。（2）侧栅的存在能够改变埋氧层（BOX）中的电场分布，进一步减少了埋氧层中因辐照产生的陷阱电荷数量。三栅 SOI FINFET 器件的静电完整性可以通过把栅电极的两侧延伸到沟道区下方的埋氧层（如-gate 和-gate）来加以改善。从静电的角度来看，-gate 和-gate MOSFET 的有效栅的个数在 3 到 4 之间。如图为不同结构的三维器件，其中（a）为单栅的 SOI 器件，（b）为三栅器件（Tri-gate），（c）为型栅器件（-gate），（d）为型栅器件（-gate）。三栅FINFET的截面图3-gate 晶体管是三栅晶体管把两侧的的栅电极延伸到埋氧层中，因为栅极的形状看起来像一个大写的希腊字母，所以得名-gate 晶体管。深入埋氧层中的栅电极几乎屏蔽掉了背栅沟道区来自漏端的电场线，就像真实背栅的作用一样4。-gate 晶体管是继-gate 晶体管之后又一个有效栅个数大于3的器件。其电气特性介于三栅晶体管和围栅晶体管之间，这要取决于栅间隔宽度的大小。如果栅间隔宽度越小，器件的电气特性就越像围栅晶体管。相反，如果栅间隔宽度很大，-gate 晶体管的电气特性就更接近三栅晶体管。在不同 FIN 区结构的器件对比中，-gate 结构似乎是对总剂量效应最有抵抗能力的一种晶体管5。埋氧中带正电的陷阱电荷的数量与分布强烈依赖于栅极对埋氧层中的电场的控制。而这种控制很大程度依赖于侧栅的影响，而随着这些器件的不断缩小，两个侧栅相互更加靠近，从而减小了沟道区下方的氧化层陷阱电荷，也就增加了器件对总剂量辐照效应的抵抗能力。3.2 BUSFET结构BUSFET 剖面图6从上图可以明显看出，BUSFET结构是一种非对称结构器件。它的主要设计思路是：在源、漏区注入时，进行非对称深度的注入，其目的是在源极形成浅结，这样就使得背沟道难以产生一条由漏到源的通路，当通路不存在时，背沟道反型层中的载流子不会在器件的源漏之间流动而参与电导，这样大大就避免了因背沟开启而引起器件的漏电电流增大的问题，从而使得器件具有一定的抗总剂量辐照能力。为了更好的运用于抗辐照应用，有必要进行体接触，因为这样不仅消除了浮体效应带来的影响，还可以抑制晶体管由单粒子引起的寄生电流的放大作用。对于BUSFET结构，关键的部分就是源结，所有优化一般从源结着手。一般情况下，随着源结的深度越小，源结下方的背沟就越难反型，总剂量辐照对器件的影响就越小，即器件的抗总剂量辐照性能越好。但是，当源结小到一定程时，提供给前栅沟道的电子就会变得很少，因此影响器件的驱动能力。这样就需要进行折中处理，在不影响器件功能的前提下取合适的源浅结。BUSFET结构的源区注入剂量大小与注入深度难以掌握，另外还有一点，器件的不对称性不利于器件的等比例缩小应用。3.3 DGA MOSFET结构传统的MOSFET版图结构如下图a所示7，Min Su Lee等人提出了Dummy gate-assisted (DGA) n-MOSFET结构8，如下图b所示，该结构能有效地将源漏区与氧化层（STI）的侧墙隔离开来。DGA是在传统MOSFET结构的源漏区的四周添加四个多晶硅或者金属层，在平行于Gate的方向上，版图用与Gate相同的层；为了防止Gate处的多晶硅或者金属与Dummy gate形成短路，所以垂直于Gate的结构用M1层来画，即下图b中的Dummy Metal-1。传统MOSFET版图设计DGA的MOSFET版图设计DGA的横截面图5 结 束 语(4号黑体)随着现代科学技术的发展，具有高速信号处理能力和强抗辐照能力的计算机及控制部件已成为通信卫星、气象卫星、航天飞行器、现代武器等系统的核心部分。在轨道上运行的人造卫星和宇宙飞船，会受到空间辐射的影响。在军工、航空航天等领域，由于使用环境更加严苛，集成电路的可靠性以及在极端环境下的性能表现成为了极为重要的性能指标。本文从总剂量辐射的原理出发，探究了总剂量店里辐照的发生机制以及对电路带来的影响，并基于其基本原理总结了-Gate SOI FinFET、BUSFET以及DGA MOSFET等多种抗总剂量辐照的新型加固器件结构。参 考 文 献1陈孔滨. 一种抗总剂量CMOS电路基本结构研究M. 电子科技大学出版社, 2014.2孙越强, 朱光武, 王世金, 等. 半导体器件空间辐射总剂量效应M. 中国科学院空间科学与应用研究中心, 2010.