数电答案华中科技大学2.doc

5.1.1 分析图题5.1.1所示电路的功能，列出真值表。SRQ00110101保持01不定5.1.3 如图5.1.6所示的触发器的CP、R、S信号波形如图题5.1.3所示，画出Q和的波形，设初态Q=0。5.1.6 由与或非门组成的同步RS触发器如图题5.1.6所示，试分析其工作原理并列出功能表。5.2.2 设主从JK触发器的初始状态为0，CP、J、K信号如图题5.2.2所示，试画出触发器Q端的波形。5.2.6 逻辑电路如图题5.2.6所示，已知CP和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。解：5.2.11 D触发器逻辑符号如图题5.2.11所示，用适当的逻辑门，将D触发器转换成T触发器、RS触发器和JK触发器。解：6.1.1 已知一时序电路的状态表如表题6.1.1所示，试作出相应的状态图。6.1.2 已知状态表如表题6.1.2所示，试作出相应的状态图。6.1.3 已知状态图如图题6.1.3所示，试作出它的状态表。6.1.5 图题6.1.5是某时序电路的状态转换图，设电路的初始状态为01，当序列X=100110时，求该电路输出Z的序列。解：0110106.1.6 已知某时序电路的状态表如表题6.1.6所示，试画出它的状态图。如果电路的初始状态在S2，输入信号依次是0101111，试求出其相应的输出。10101016.2.3 试分析图题6.2.3所示时序电路，画出状态图。解：(1) 写出各逻辑方程输出方程驱动方程(2) 将驱动方程代入相应特性方程，求得各触发器的次态方程，也即时序电路的状态方程(3) 画出状态表、状态图6.2.4 分析图题6.2.4所示电路，写出它的驱动方程、状态方程，画出状态表和状态图。解：(1) 写出各逻辑方程输出方程驱动方程(2) 将驱动方程代入相应特性方程，求得各触发器的次态方程，也即时序电路的状态方程(3) 画出状态表、状态图6.3.3 试用正边沿JK触发器设计一同步时序电路，其状态转换图如图题6.3.3所示，要求电路最简。解：(1) 画出状态表(2) 列出真值表(3) 写出逻辑表达式7.1.1 在某计数器的输出端观察到如图7.1.1所示的波形，试确定该计数器的模。解：模为67.1.3 试用负边沿D触发器组成4位二进制异步加计数器，画出逻辑图。7.1.5 试分析图题7.1.5电路是几进制计数器，画出各触发器输出端的波形图。解：五进制计数器7.1.9 试分析图题7.1.9所示电路，画出它的状态图，说明它是几进制计数器。解：十进制计数器。7.1.11 试分析图题7.1.11所示电路，画出它的状态图，并说明它是几进制计数器。解：11进制计数器。7.1.15 试分析图题7.1.15所示电路，说明它是多少进制计数器，采用了何种进位方式。解：4096。采用并行进位方式。7.2.1 试画出图题7.2.1所示逻辑电路的输出(QAQD)的波形，并分析该电路的逻辑功能。解：S0=1表示右移操作，在这里是DSRQAQBQCQD。启动后，S1S0=11，处于置数状态，1110被置入寄存器中，然后每来一个脉冲，寄存器循环右移，寄存器中的序列依次是1110110110110111。此时再来一个脉冲(即第四个脉冲)时，当QDQCQBQA瞬间变成1111，1110又被置入寄存器，回到起始状态，重又开始记数循环过程。所以它相当于一个四进制计数器的作用，也可以看作四分频电路。7.2.2 试用两片74194构成8位双向移位寄存器。8.1.2 一个有4096位的DRAM，如果存储矩阵为6464结构形式，且每个存储单元刷新时间为400ns，则存储单元全部刷新一遍需要多长时间？解：由于采用按行刷新形式，所以刷新时间为400ns64=25600ns=25.6ms8.1.3 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线？(1)64K1(2)256K4(3)1M1(4)128K8解：(1) 16, 1(2) 18, 4(3) 20, 1(4) 17, 88.1.4 设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？(1) 2K1(2) 16K4(3) 256K32解：(1) 7FF(2) 3FFF(3) 3FFFF8.1.6 一个有1M1位的DRAM，采用地址分时送入的方法，芯片应具有几根地址线？解：10根8.2.1 用一片1288位的ROM实现各种码制之间的转换。要求用从全0地址开始的前16个地址单元实现8421BCD码到余3码的转换；接下来的16个地址单元实现余3码到8421BCD码的转换。试求：(1)列出ROM的地址与内容对应关系的真值表；(2)确定输入变量和输出变量与ROM地址线和数据线的对应关系；(3)简要说明将8421BCD码的0101转换成余3码和将余3码转换成8421BCD码的过程。解：使用5位地址线A4A3A2A1A0，最高位用以控制前16单元和后16单元，后4位地址线用以表示输入变量。使用ROM的低4位数据线D3D2D1D0作为输出即可。8.3.1 试分析图题8.3.1的逻辑电路，写出逻辑函数表达式。解：8.3.2 PAL16L8编程后的电路如图8.3.2所示，试写出X、Y和Z的逻辑函数表达式。解： 8.3.4 试分析图题8.3.4所示电路，说明该电路的逻辑功能。解：00 01 10 11二位二进制计数器。8.3.5 对于图8.3.9所示的OLMC，试画出当AC0=1，AC1(n)=1，XOR(n)=1时的等效逻辑电路。9.1.1 图示电路为CMOS或非门构成的多谐振荡器，图中。(1) 画出a、b、c各点的波形；(2)计算电路的振荡周期；(3) 当阈值电压由改变至时，电路的振荡频率如何变化？与图9.1.1电路相比，说明的作用。解：(1) (2) (3) (4) 增大输入电阻，提高振荡频率的稳定性。9.2.1 微分型单稳电路如图所示。其中为3，试对应地画出、的波形，并求出输出脉冲宽度。 解：由于门G1开通时，正常时被钳在1.4V上，输出保持为稳态0。当负脉冲来临时，瞬间下到低电平，于是开始了暂稳过程。9.2.3 由集成单稳态触发器74121组成的延时电路及输入波形如图题9.2.3所示。(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。9.4.3 由555定时器组成的脉冲宽度鉴别电路及输入vI波形如图题9.4.3所示。集成施密特电路的，单稳的输出脉宽有的关系。对应vI画出电路中B、D、D、E各点波形，并说明D、E端输出负脉冲的作用。D为0表示产生一个有效宽度脉冲；E为0可能出现复位现象。10.1.1 10位倒T形电阻网络D/A转换器如图所示，当R=Rf时：(1)试求输出电压的取值范围；(2)若要求电路输入数字量为200H时输出电压VO=5V，试问VREF应取何值？解：(1) (2) 10.1.3 n位权电阻D/A转换器如图所示。(1)试推导输出电压vO与输入数字量的关系式；(2)如n=8，VREF=-10V，当Rf=R时，如输入数码为20H，试求输出电压值。解：(1) (2) 10.1.4 图题10.1.4为一权电阻网络和梯形网络相结合的D/A转换电路。(1) 试证明：当r=8R时，电路为8位的二进制码D/A转换器；(2) 试证明：当r=4.8R时，该电路为2位的BCD码D/A转换器。解：(1) r=8R，开关D=1，进行电流分配，否则没接VREF对于左边权电阻网络，例如当开关D3=1，电流为当开关D3=0时，电流为，合起来可写成(2) k=4.8R10.1.6 由AD7520组成双极性输出D/A转换器如图题10.1.6所示。(1) 根据电路写出输出电压vO的表达式；(2) 试问为实现2的补码，双极性输出电路应如何连接，电路中VB、RB、VREF和片内的R应满足什么关系？解：(1) (2) 将D9求反，RF=R，RB=2R，VB=-VREF10.1.7 可编程电压放大器电路如图题10.1.7所示。(1) 推导电路电压放大倍数的表达式；(2) 当输入编码为001H和3FFH时，电压放大倍数分别为多少：(3) 试问当输入编码为000H时，运放A1处于什么状态？解：(1) (2) 当NB=001H时，AV=1024；当NB=3FFH时，AV=1024/1023(3) 当NB=000H时，A1处于饱和状态。10.2.1 在图10.2.3所示并行比较型A/D转换器中，VREF=7V，试问电路的最小量化单位D等于多少？当vI=2.4V时输出数字量D2D1D0=？此时的量化误差e为多少？解：最小量化单位D=14V/15。5/152.4V7/15，故编码为011。e=7V/1510.2.4 一计数型A/D转换器如图题10.2.4所示。试分析其工作原理。解：(1) 首先CR脉冲将计数器清0。(2) 控制端C低电平有效，同时封锁数字量的输出。然后计数器开始工作。开始时D/A转换器输出电压为e较小，故vC为高，计数器加计数。当计数器增加到一定数值后，vI，vC变为低电平，计数器停止工作。(3) 控制端C置高，封锁计数器，同时将计数器的内容输出，即为A/D转换结果。 e的作用为输入电压必须大于给定值加最小量化单位的一半，方能进行加计数。这可以保证转换的精度不会