（实习报告）IC版图设计工作的实习报告.doc

关于在深圳市菲特数码技术有限公司成都分公司从事IC版图设计工作的实习报告一、 实习单位及岗位简介（一）、实习单位的简介为了熟悉工作环境，掌握版图工作的基本规律和技巧，累积工作经验，能够尽早地独立工作，因此进入菲特数码技术有限公司成都分公司实习。菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。 菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。 菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。主要项目电波钟芯片设计及方案开发；视频专用芯片设计及监控摄像头方案开发、监控dvr方案开发；车载音响系统方案开发；网络电视、网络电话方案开发。（二）、实习岗位的简介IC（“集成电路”）产业是全球高新技术产业的前沿与核心，是最具活力和挑战性的战略产业。自2000年来，在国家政策的大力支持下，我国集成电路产业得到了长足的发展，而作为集成电路产业最前沿的设计业更是呈现出“百花齐放”的繁荣景象。IC版图设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络代工厂并提交生产数据。作为连接设计与制造的桥梁，合格的版图设计人员既要懂得IC设计、版图设计方面的专业知识，还要熟悉制程厂的工作流程、制程原理等相关知识。版图设计的工作就是把一张电子电路图设计转化成用于集成电路制造的光刻掩膜图形。通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。这些讨论涉及到电流的大小，寄生参数的影响，需要匹配器件的摆放，电路中MOS管、电阻、电容对精度的要求，易受干扰的电压传输线 、高频信号传输线的走线问题，确保金属线的宽度和接触孔的数目能够满足电流要求。通过讨论获取足够的信息后，版图工作者开始绘制版图，绘制过程中有任何问题都需要及时与电路设计者交流解决。同时版图设计者需要代工厂提供的工艺文件，按照这些规则进行版图的绘制，并在绘制完成后进行DRC和LVS验证，以保证所绘制电路可在代工厂的所提供的工艺精度下完成芯片的制造。在完成DRC和LVS之后还需进行版图的寄生参数提取。提取的数据包括寄生电阻，寄生电容，寄生电感（射频电路中会考虑此项）。电路设计者根据这些参数进行后仿真并与原电路的仿真结果进行比较，如有较大差距，则需与版图设计者讨论，交由版图设计者进行修改，直至满足仿真结果为止。在完成这些之后还需进行模拟与数字模块的连接，最后生成GDSII数据文件，并交由代工厂进行生产，期间还需与代工厂进行相关掩模层生成的讨论，确保最终芯片的性能。综上所述，IC版图设计需要设计者有电路系统原理与工艺制造方面的基础知识，更需要设计者的创造性、空间想象力和耐性，需要有良好的团队合作精神和沟通能力，需要设计者长期工作的经验和知识的积累，需要对日新月异的集成电路发展密切关注和探索。二、 实习内容及过程（一）cadence的使用掌握基于cadence软件的集成电路版图设计原理、编辑和验证的方法。通过简单电路的版图设计来熟悉软件，内容包括：linux操作系统的基本使用，电路图的输入，版图的编辑，网表的提取、修改、验证。这里主要介绍DRC和LVS验证。DRC（Design Rule Check,设计规则检查）是按照设计规则对版图几何图宽、间距及层与层之间的间隔和套准等进行检查，以确保版图能在特定的集成电路制造工艺下流片成功，并且具有较高的成品率。不同的工艺都有与之对应的设计规则，因此设计规则检查与工艺密切相关。DRC 运行完毕并且改正所有错误之后进行LVS。LVS(Layout Versus Schematic，版图与电路图对照)，确保版图和电路的一致性。LVS验证能隔离两种设计表述之间的任意差异，并产生明确的报告供设计者分析。运行了LVS能提高流片的成功率，节约设计成本。DRC和LVS是一个反复验证的过程，通过不断的改错和验证过程，加深对工艺的了解，对工艺有了更清楚的认识，同时学会了一些解决问题的方法。下面就说明一下最初做DRC和LVS遇到的部分问题和如何解决。运行DRC时，接PMOS的电源做在了N阱外，软件报三个错误：“minimum spacing of NW to NPLUS ACT(inside PW) is 0.43um”、“Minimum extension of NPLUS beyond ACT outside NW region is 0.18um”、“max spacing of the MOSFET gate region to the well or substrate pickup ACT is 30um”。了解了DRC规则文件后，改正所有错误并运行LVS。运行LVS前，需要从schematic提取网表，由于软件问题，根据需要修改网表，修改好网表后再进行LVS。检查LVS错误的一般步骤：1、检查器件的数目；2、检查器件的类型；3、检查节点的数目；4、解决复杂的节点问题：解决节点问题应从电源开始，在进行LVS时，如果电源未命名，所有错误都将无法识别。电源之后检查命名节点，因为这是最容易发现的错误，最后再查其他节点；5、检查最高层有无短路：版图中每条线的命名必须是在最高层，否则无法识别；6、检查其他不容易发现的细小问题。一开始可能有成百上千的错误，当改正一处之后，错误大量减少，再一步一步改正发现的错误，最终到LVS正确为止。当然，其中也会有运用了自己所有知道的技巧也无法发现的错误，那么，请别人来帮忙看看自己的版图，这是前辈们对我们的经验之谈。（二）T_type电路的提取和版图实现提取出T_type的电路，有八个重复的单元，两个基本电路单元连接电阻。如图1所示。图1 T_type电路提取后再根据电路画出版图，最后进行DRC和LVS验证。修改完成之后的版图如图2所示：图2 T_type版图图2由两个基本电路单元和电阻构成，其余的都是重复模块。为使版图的建立更快速且方便修改，建立两个基本电路模块（如图3、图4所示）后，调用模块，按最小规则排列八个重复的单元。在尽可能减小版图面积的同时为了方便连线，将电阻并排在电源线VDD和VDDA之间。为了满足电流的要求，汇总电源线VDDA和地线GNDA宽度为18um，VDD和VSS宽度为8um。模块间的电源和地线分别以网状连通，接到环形汇总的电源和地线上。T_type的绘制过程中，模块间信号传输尽量只用metal1和metal2，引出的信号线用metal3。两个基本单元模块：图3 单元模块1为了避免噪声的影响，放置保护带作双重隔离。由于单元内的信号走线比较短，图3中metal2走线宽度都采用最小规则0.28um。有源区和接触孔的距离也采用最小规则0.16um电源和地线会在最后汇总，电流会比较大，而在这个单元中有足够的空间来走电源线，因此将电源线和地线尽可能地画宽并保证有足够多的引线孔来确保电流顺利通过。图4全是由反相器构成。由于该电路反相器尺寸太大，如果按照一般的布局方法，大宽长比MOS管的版图将画成很长的矩形，在整个版图中很难与相邻的小尺寸MOS管形成合理的布局，而且栅极太长，多晶硅电阻会使信号幅度衰减，所以需要改变MOS管的形状。图中以W=20um，L=0.35um的pmos管和W=6um，L=0.35um的nmos管为基本部件，把相邻MOS管并联起来以增加它们的宽长比。图4 单元模块2在CMOS工艺中，占用面积最大的是隔离阱（或阱）。因此，把器件合并到相同的阱中可以节省很大的芯片面积。单元模块2中，将重复的模块倒置，以实现共用电源和地，节省了面积。（三）0.18um工艺audio从电路到版图的实现Audio电路说明：1. 主要功能Audio部分的主要功能是实现audio的输出及音量调节。分左右两个声道，其中每个声道可以接入3个输入，音量调节分为64阶，也就是8bit，并提供mute及turbo模式。2. 基本原理音量调节采用的是电阻分压方式实现，对输入进行scaler，如图5所示：图5 audio部分scaler原理图audio的识别范围一般认为是2020KHz，所以需要在这个范围内，最后的运放做在这个频带内无衰减。实际的音频因为应用范围不同而有所不同，具体要求如表1所示：Fs有用带宽应用领域500khz3.4kHz电话1mhz7KHz宽带语音2mhz14KHz普通音频4mhz20kHz宽带音频表1 音频带宽与应用领域Audio(gsmc018)图61、 模拟：avdd_au, avss_au, L_ain1Lain3, R_ain1R_ain3, L_aout, R_aout, ac_gnd2、 数字：通道选择及使能（高有效）：a1La3, Ra1Ra3, audio_en音量控制：Lsel1Lsel64, Rsel1Rsel64其它：mute, turbo图7 audio电路图Audio版图实现：1、从电平移位模块开始，电路实现从输入电平1.8v到输出电平3.3v。图7 电平移位电路图8 电平移位模块版图为了防止噪声的影响，用隔离环作双重隔离。深扩散区会影响附近MOS管的匹配，这些扩散区的尾部会延伸相当长的距离而超出它们的结，由此引入的过量杂质会使附近晶体管的阈值电压和跨导发生改变。因此，所有的侧阱距离至少为结深的两倍。PMOS位于N阱之内，从而防止横向扩散引发背栅掺杂发生变化。同样，在满足电流要求的情况下，电源线也尽可能地画宽。2、选通输入之后进入一个电阻网络，电路实现音量调节。图9 电阻网络图10 电阻网络版图为节省芯片面积，将电阻网络电路中PMOS和电阻分别做在相同的N阱中，为避免PMOS相互间的影响，中间放置保护带作隔离，电阻用保护环隔离开。为了方便与电平移位电路的连接，信号线均采用同一方向走线。3、 运放，电路实现音量放大。图11 运放电路图12 运放版图电源线和地线宽度为9um，满足电流要求，电源线和地线都采用网状连接方式。为了实现电路匹配，两个值为1pf的电容形状、大小完全一致。根据工艺要求，采用metal5和metal6作电容极板。M4管尺寸太大，将它分成16段并行放置，用一条多晶硅把它们的栅极互相连接起来，形成梳状栅结构。由于这种做法可能使刻蚀速率发生变化，为了达到最佳匹配效果，需要使用金属连接多晶硅，因此采用metal1连接多晶硅。图中，所有器件方向都保持一致，因为就CMOS晶体管而言，对它的特性影响最大的参数是栅的长度和宽度。在工艺中采用的某些刻蚀方法常常在一个方向上刻蚀得快些，将器件方向保持一致可以有效减小工艺误差。M0、M2；M5、M6是需要精确匹配的差分对管：图13 差分对管为了尽量减小工艺造成的差别，达到更精确的匹配，将MOS管分为两段叉指并行交错放置，为了保证这两对匹配器件的质心正确对准，采用ABBA的叉指形式。同时，两端分别做上dummy管，确保均匀刻蚀。dummy管的栅极与晶体管的源漏相连，保证了晶体管的电学特性不受dummy管下方形成的伪沟道影响。4、绘制提供电流偏置的电路，并连接所有模块，完成整个版图。图14 提供电流偏置的电路图图15 audio版图在整个设计过程中，找出五六个不是最小尺寸的设计规则，例如在进行低层次的设计时，金属间距都采用metal2的最小间距，晶体管间距采用最小N阱间距1.4um等等，由此着手工作，加快了工作速度，同时预留了一些空档，在后面有需要的时候可以重新启用。为了减小寄生参数，信号要在寄生参数最小的金属层上，尤其是对于高频信号来说更是如此。整个电路还要有足够宽的导线和通孔，为信号或电源总线提供一条低电阻的路径。对于低电阻和低寄生参数的导线，要保证有足够多的通孔来传送电流，而且导线本身应当足够宽。在整个版图中，为敏感信号和噪声大的信号的走线预留了足够宽的间隙，因为如果将它们布置在其他电路上会引起不必要的寄生效应，特别是电容上不能走信号线。解决噪声问题在整个设计中非常重要。在混合信号芯片中，通常为了接收一个很小的模拟信号，在设计中加入了许多放大器来放大这些微弱的信号，但结果也同时放大了存在于该信号周围那些不需要的噪声。在处理噪声问题上，整个audio版图每个单元模块全部做好了隔离，并且在运放模块外层叠电源和地线，得到去耦电容，从而减小噪声的影响。匹配问题是整个版图的核心问题。总结在版图设计中用到的匹配技术：（1）把匹配器件尽可能靠近放置并保持器件方向一致；（2）对于几个需要匹配的器件，选择一个中间值作为基本部件，其他的器件通过基本部件的串联或并联实现；（3）对于大尺寸器件，将其分成几段用指状交叉方式连接；（4）采用dummy管将器件围起来，并在外围放置保护环；（5）尽量找出对称轴，在各个层次上围绕这条对称轴画版图。三、 实习收获与体会在实习中，熟悉软件操作，掌握基本版图技巧，学到了很多实践中总结出来的经验。把在学校中学的理论知识完全与工作结合起来，运用所学解决工作中的实际问题，并通过解决这些问题将在学校学到的东西融会贯通。版图设计需要了解电路基本原理，了解电路原理对版图的影响。在设计过程中，遇到很多问题。例如运放的匹配问题，噪声问题，减小寄生参数问题等等。这就需要学习更多的电路知识，应当了解电路如何工作；电压和电流以及它们相互间的关系；为什么差分对需要互相匹配；了解有关信号流、降低寄生参数、电流密度、器件方位、布线需要考虑的问题。在设计之前就清楚地了解电路，可以避免很