基于DDS的可扫频移相信号发生器的毕业论文.doc

毕业设计基于DDS的可扫频移相信号发生器的设计摘 要现代科技的发展对信号源提出了越来越高的要求，要求信号源的频带宽、频率分辨率高、频率稳定度高、相位噪声和杂散很低、能程控等。直接数字频率合成DDS是一种新的频率合成方法。全数字化的DDS技术具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点。本课题根据DDS技术的理论，首先对DDS频率合成技术的原理作了介绍，分析了该合成技术的时域与频域的特点。在此基础上，讨论了频谱杂散的三个因素，并总结了消除DDS杂散的一些方法。本设计是基于FPGA的嵌入式的系统设计，采用VHDL语言设计并实现DDS功能，对各个模块都进行了仿真，完全符合设计要求。再进行系统整体功能的仿真，完成了多功能的信号发生器的设计。完成的DDS信号发生器具有调频、调相、扫频和扫速控制功能。最后设计了一个5级m序列发生器作为数字信号发生器，验证该信号发生器在二进制数字调制系统中的应用。关键词：DDS； VHDL； 信号发生器； 仿真； 数字调制系统ABSTRACTThe development of modern science technology put forward more and more higher demands to signal source, that the width of bandwidth, higher stability,higher resolution, higher frequency, the phase noise and stray must be very low, program control, etc. Direct digital Frequency SynthesisDDS (Digital Direct Frequency Synthesis) is a new Frequency Synthesis method. The full digital DDS technology has the the advantages of high frequency resolution, the fast switching of frequency, low phase noise and high frequency stability .This topic is based on DDS technology theory, First of all, introduces the principle of DDS frequency synthesis technology, analyzes its characteristics of time domain and frequency domain. On this basis, discusses the three factors of spectrum stray, and sums up some methods to eliminate DDS stray. This design is based on FPGA embedded system, adopted VHDL language to design and realize the function, simulate each module of DDS, and the output fully comply with the requirements. Then as a whole, simulate the functiona of this signal generator.This design of DDS signal generator has FM, PM, sweep frequency and sweep speed control function. Finally designed a 5 level m sequence generator as digital signal generator, validate the signal generator in binary digital modulation system application. Key words: DDS; VHDL; signal generator; simulation; Digital modulation system目 录1 绪论.11.1 频率合成技术.21.1.1 直接频率合成法.21.1.2 间接频率合成法.41.1.3 直接数字频率合成法.41.2 国内外发展状况.61.3 课题的目的与意义.82 直接数字频率合成法的基础与理论分析.92.1 信号发生器的基础.92.1.1 信号发生器的分类.92.1.2 ROM与波形数据.112.1.3 信号发生器的组成.122.2 DDS的原理分析.132.3 DDS的时域分析.152.4 DDS的频谱分析.172.5 DDS的杂散分析与消除技术.202.5.1 DDS的杂散分析.202.5.2 DDS的杂散消除技术.243 基于DDS的可扫频移相信号发生器设计.263.1 正弦波信号发生器的设计.263.1.1正弦波数据文件.263.1.2 正弦信号数据ROM宏功能块.273.2 嵌入式PLL的设计.293.3 加法器的设计.293.4 寄存器的设计.303.5 滤波器的设计.313.6 DDS系统的整体功能仿真.344 该信号发生器在数字调制系统中的应用.374.1 M序列发生器.374.2 2ASK、2DPSK等调制系统综合仿真.405 结束语.486 附录.497 参考文献.57外文资料.59中文翻译.63致谢.681 绪论1.1 频率合成技术频率合成技术起源于二十世纪三十年代，至今已有近七十年的历史。现代电子技术中常常要求高精确度、高稳定度的频率，但是，晶体振荡器的频率单一，不能在很宽的频率范围内提供大量稳定的频率点，而且高频晶体振荡器价格十分昂贵，生产成本高。因此在现代电子技术中，人们往往采用频率合成的方法得到高精确度、高稳定度的参考频率源。所谓频率合成就是利用一个晶体振荡器或者几个晶体振荡器产生一系列或者若干个标准频率信号。其基本思想就是利用综合或者合成的手段，综合晶体振荡器的频率稳定度、准确度高和LC振荡器改变频率方便的优点，克服晶体点频和LC振荡器频率稳定度、精准度不高的缺点，而形成的频率合成技术。频率合成法可分为直接与间接合成两大类。频率合成器的实现方法有三种:直接模拟频率合成、间接频率合成和直接数字频率合成。其主要技术指标有：频率范围、频率间隔(频率分辨率)、频率转换时间、频率准确度与稳定度、频谱纯度等。1. 输出频率范围频率范围是指频率合成器输出最低频率和输出最高频率之间的变化范围，它包含中心频率和带宽两个方面的含义。2. 频率稳定度频率稳定度指在规定的时间间隔内，频率合成器输出频率偏离标定值的数值，它分长期、短期和瞬间稳定度三种。3. 频率间隔频率间隔是指两个输出频率的最小间隔，也称频率分辨率。4. 频率转换时间频率转换时间是指输出频率由一个频率转换到另一个频率的时间。5. 频率纯度频率纯度以杂散分量和相位噪声来衡量。杂散又称寄生信号，分为谐波分量和非谐波分量两种，主要由频率合成过程中的非线性失真产生;相位噪声是衡量输出信号相位抖动大小的参数。6. 调制性能调制性能是指频率合成器的输出是否具有调幅(AM)、调频CFM )和调相(PM)等功能。1.1.1 直接频率合成法直接频率合成法是最先出现的的一种频率合成方法，它利用混频器、分频器和带通滤波器来完成对频率的四则运算。其合成方法主要可分为两种类型：相关合成法和非相关合成法。两者主要的区别是所使用的的参考频率源数目不同。此外还有利用外差原理来消除可变振荡器频率漂移抵消法(或称外插补偿法)。现将这三种直接频率合成法列表比较，如表1.1所示：表1-1 三种直接频率合成法比较 名称非相关合成法相关合成法频率漂移抵消法图例图 1.1图 1.2图 1.3主要特征 数个晶振取两个频率进行混频，取其频差。 一个晶振频率源数个辅助频率取两个进行比较，取其差频。 数个标准频率与可变步进振荡器频率混频，取其差频与可变步进振荡器频率混频再取差频。优点 比较稳定可靠，能做到任意小的频率增量，波段转换速度快。 比较稳定可靠，能做到任意小的频率增量，波段转换速度快。 瞬时频率稳定度很高，寄生调制小可用于快速数字通信中。缺点 采用石英晶体太多，易产生互调分量，影响频率稳定度。 使用的滤波器和混频器太多，易产生组合干扰。 用于数个环路，设备比较复杂。直接频率合成能够实现快速频率转换、几乎任意高的频率分辨率、低相位噪声以及很高的输出频率。但是，相比于间接合成法它要用多得多的硬件设备(振荡器、混频器、带通滤波器等)，因而体积较大、造价高。它的另一个缺点是输出端会出现无用的(寄生)频率，即所谓杂波。这是由于带通滤波器无法将混频器产生的无用频率分量滤净所造成的。频率范围越宽，寄生分量也就越多。这是直接频率合成的一个致命缺点，足以抵消所有的优点。因而，几乎在所有的应用场合，已被采用锁相环的间接合成方法所取代。200209.999MHz1.039.999MHz58.058.99MHz52.052.99MHz混频 +混频 +混频 +混频 +47.05.09MHz170200MHz142151MHz6.06.09MHz5.05.09MHz倍频 X2倍频 X285100MHz 晶振71.075.5MHz 晶振6.06.09MHz 晶振47.05.09MHz 晶振5.05.09MHz 晶振图 1.1 非相关合成法合成器方框图33.999MHz33.99MHz33.9MHz3MHz分频10分频10分频10分频10输出0.3509MHz0.39MHz3MHz滤波滤波滤波滤波3.4509MHz3.09MHz3MHz3.9MHz3.1MHz3MHzDCBA混频混频混频混频3.6MHz2.7MHz开关开关开关开关开关位置由谐波发生器送来的频率图 1.2 相干式直接合成器举例第二混频器带通滤 波第一混频器石英晶体 振荡器可变振荡器图 1.3 频率漂移抵偿法原理方框图1.1.2 间接频率合成法间接频率合成法又称锁相环路频率合成法，它是目前应用最广泛的频率合成方法，锁相频率合成的基本方框图如图 1.4图 1.4 锁相环频率合成的基本方框图当锁相环锁定后，相位检波器(PD)两端的频率是相同的，即 （1 - 1）其中fd 是压控振荡器(VCO)输出频率fo 经过N次分频后得到的，即 （1 - 2）所以输出频率fo为fr的整数倍，即 fo = Nfr (1 - 3)这样，环中带有可变分频器的PLL就提供了一种从单个参考频率获得大量频率的方法。如果用一个可编程分频器来实现分频比N，就很容易按增量fr来改变输出频率。这是组成锁相频率合成的最简便的方法。基于锁相环结构的频率合成器一般有几种结构：变模分频锁相频率合成，多环路结构及小数分频合成。采用变模分频锁相频率合成能使合成器工作在高于可编程分频器上限的频率上的同时保证分辨。多环路结构是采用两个或多个锁相环来实现频率合成，其中一个实现一个固定的高频，其它的变化的频率输出则可在低频下实现，最后由一个频率加法器进行合成。这样设计可相对简单但占用较大芯片面积，功耗也会增加，而最后小数分频合成设备较复杂，限制了其发展。1.1.3 直接数字频率合成法直接数字频率合成(Direct Digital frequency Synthesis,DDS)的原理框图如图15所示。这是一种纯数字化的方案。其工作原理是：先将已经数字化的正弦波(或三角波、方波)信号的幅度值数据存储在波形存储器ROM或RAM中，然后在标准时钟的作用下，通过控制电路按照一定的地址关系从ROM中读出相应的数据，进行D/A转换，再通过低通的滤波器，滤除D/A转换后的阶梯状的小台阶和数字电路产生的毛刺，即可获得所需的模拟正弦信号。相位增量寄存器 (PIR)地址寄存器D/A波形寄存器相位累加器输出波形LPF可编程器件晶振CPU可预置分频器图1.5 DDS信号源框图实际上，利用直接数字频率合成的方法不仅可以产生不同频率的正弦波信号，而且还可以输出不同初始相位的正弦波，甚至可以给出各种各样形状的波形(如三角波、方波)，尤其适用于函数波形和任意波形的信号源。目前，由于有关芯片的速度满足不了高频信号的要求，因此，产生不了高频信号。现在利用DDS专用芯片已能产生100MHz以上的正弦波，其相位累加器达到了32位。在基准时钟为100MHz时，输出波形的分辨率可达0.023Hz，这种优良的性能在其它合成方法中是难以达到的。随着大规模集成电路和计算机技术的发展，集成电路芯片速度的提高，直接数字频率合成产生信号的方法将会得到广泛的应用。以上三种频率合成方法中，目前用得最多的是锁相频率合成。在某些特殊应用场合，例如要求极高的工作频率、非常高的频率分辨率或者快速的频率转换性能等，PLL合成器难以实现这些性能时，可采用另外两种合成方法，或者将这两种合成方法综合使用，构成混合式的频率合成器。近年来，随着中、大规模集成电路的发展，国内外已推出多种中、大规模单片集成锁相频率合成器，在同一片芯片中集成构成了锁相环频率合成器的主要部件，如基准振荡器、基准分频器、鉴相器及可变程序分频器等，只需另配两三块集成电路和少量外围元件，便可构成一个完整的各种形式的锁相环频率合成器。在本次设计中采用基于FPGA的嵌入式完成频率的合成。1.2 国内外发展状况直接数字频率合成(DDS Digital Direct Frequency Synthesis)技术是一种全新的频率合成方法，是频率合成技术的一次革命。这种技术首先由美国学者J.Ti- erny,C. M. Rader和B.Gold三人于1971首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。DDS是一种全数字化的频率合成器，由相位累加器、波形ROM,D /A转换器和低通滤波器构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。DDS有如下优点:(1)频率分辨率高，输出频点多，可达个频点(N为相位累计器位数)；(2)频率切换速度快，可达us量级;(3)频率切换时相位连续，可以输出宽带正交信号;(4)输出相位噪声低，对参考频率源的相位噪声有改善作用;(5)可以产生任意波形;(6 )全数字化实现，便于集成，体积小，重量轻。随着微电子技术的飞速发展，目前市场上性能优良的DDS产品不断推出，如美国QUALCMOMM公司的Q2334, Q2220等DDS芯片；美国STANFORD公司的STEL-1175,S TEL-1180等DDS芯片;美国AD公司的AD7008,AD 9850等DDS芯片。这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般功能到集成有D/A转换器和正交调制器。同时，可编程逻辑器件PLD以其速度高、规模大、可编程，以及有强大的EDA (Electronic Design Automation，电子设计自动化)软件支持等优点，也极大地推动了DDS技术的发展。由于DDS的特点以及一些公司不断推出的DDS芯片和产品，DDS技术被广泛应用于雷达、通信、电子对抗和仪器仪表等领域。事物都具有两面性。DDS的全数字结构也给它带来了两个缺点，一个是输出杂散较大，另一个是输出带宽受到限制。DDS有三个杂散源:相位截断、幅度量化和D/A转换器的非理想特性。DDS输出带宽受限是由于数字器件的工作频率不能很高以及DDS本质上是一个分频器引起的。为了克服DDS输出杂散大的缺点，国内外学者对DDS输出频谱特性进行了大量研究，HenryT .Ni cholas和HenryS amueli等人用误差信号分析法来分析相位截断误差，他们建立了相位截断误差的数学模型，利用数论对相位截断误差的谱线位置和功率进行了较为精确的研究。根据他们的研究结果，只要知道了相位累加器字长、波形ROM地址线位数和频率控制字，就可预测出相位截断误差的谱线位置和幅度。国内学者采用严格的数学方法，分析了理想DDS的频60结构，推导出了相位误差信号的谱函数并分析了其分布规律，得到了相位截断条件下DDS杂散分布的规律性。还有一种波形分析法，它根据DDS中相位累加器的周期性以及实际DDS的结构，得到DDS输出波形的数学描述，然后对得到的波形进行Fourier级数分析。波形分析法简单、直接、计算量大，但借助于计算机和FFT技术这一分析方法还是相当方便和有效的。在分析DDS输出频谱特性的基础上提出了一些降低杂散功率的方法，归纳起来有三种。分别如下：第一种方法是优化设计波形ROM和相位累加器，为了降低相位截断误差，需要增加波形ROM的地址线位数，但地址线位数增加一位，ROM的容量就要增加一倍，因此一味增加地址线位数是不切实际的，可以通过压缩存储数据来等效地增大ROM数据寻址位。最简单而直接的方法即只保存正弦波0, /2区间的数据，然后利用对称性来恢复其它象限的数值，这样一来可得到4:1的数据压缩比。对1/4周期正弦波数据的进一步压缩最早是利用三角函数的恒等变换，将一个大容量的ROM分成几个小容量ROM数据并配合运算电路来实现对要求正弦数值的近似。这些运算包括正弦相差算法，由Sunderland提出的粗、细ROM结构及其修改形式，其最高压缩比为59:1。另有一种基于数字优化的方法，可以根据实际参数优化计算出粗、细ROM的容量及数据位数，其数据压缩比可以达到128:1，这种方法已在DDS器件AD9955中得到了应用。还有Taylor级数近似算法，Taylor级数近似是对正弦函数在某一点进行Taylor级数展开，取其前三项分别赋予不同的权值后存于三个ROM中，最后由运算电路进行合成，这种方法可得到64:1的压缩比。第二种方法是用随机抖动法提高无杂散动态范围，由于DDS的周期性，输出杂散频谱往往表现为离散频谱，随机抖动技术使离散频谱线均匀化，从而提高输出频谱的无杂散动态范围。第三种方法是以过采样的方法降低带内误差功率，当量化噪声为白噪声时其功率是均匀分布在0/2的频带内的(是采样频率)，如果提高采样频率，则在原频带内的噪声功率将降低，通过低通滤波器后，带外噪声被滤除。为了提高DDS输出频率，一方面一些半导体公司利用目前最先进的半导体集成技术不断提高DDS芯片本身的工作频率，另一方面很多学者和单位把DDS技术和其它方法组合起来以扩展输出频率。例如当输出信号频率高而带宽较窄时，可以利用移相技术或混频滤波法扩展DDS输出频率。在组合式频率合成技术中，DDS+PLL组合式频率合成器是一种扩展DDS频率的有效方法，它兼顾DDS和PLL两者的优点。DDS+PLL组合方式分DDS激励PLL的锁相倍频方式和PLL内插DDS的方式。DDS 是一项充满生命力的技术，其发展速度和应用范围之广是惊人的，从七十年代到今天，西方国家从未间断过对DDS技术及其应用的研究，一批批成功的DDS芯片和DDS应用产品正在逐步获得国际市场的青睐。我国对DDS的研究刚刚起步，存在大量的艰巨工作要做，如精确分析DDS的杂散频谱特性，研究DDS杂散功率降低方法以及扩展DDS的输出带宽，以发挥其频率分辨率高、频率切换快、相位噪声低和全数字化等优点，使DDS技术在国内得到广泛应用。1.3 课题的目的与意义频率合成器主要应用在数字电视、频率源、通信等领域，仅就数字电视而言，国内市场就十分巨大。由于我国数字电视业快速发展，数字电视IC 芯片需求发展很快。但是，由于频率合成器的技术难度大，该类产品几乎全部依赖从国外进口。国内研究生产频率合成器的单位不多，国内巨大的频率合成器市场被国外产品所垄断。另外，超高速分频器广泛应用于数字电视、通信、航空航天、遥控遥测以及高速仪器仪表等采用频率合成技术的领域。但是，从全球来看，随着小型化系统化应用的发展，单独的分频器的发展速度放慢，市场需求量减少，而对系统集成的频率合成器的需求迅速增加，由于应用与市场的牵引，相应的锁相环频率合成器的发展很迅速，品种逐渐增多，价格逐渐降低。国内市场对锁相式频率合成器的需求很大，许多原来采用分频器的厂商大多转向使用频率合成器来设计整机系统。频率合成器具有很大的市场。本文旨在熟悉直接数字频率合成器的原理与应用，学会制作的基本流程，熟悉相关知识，学习利用EDA技术和FPGA实现多功能直接数字频率合成的信号发生器的设计。2 直接数字频率合成法的基础与理论分析2.1 信号发生器的基础2.1.1 信号发生器的分类凡是产生测试信号的仪器，统称为信号源，也称为信号发生器，它用于产生被测电路所需特定参数的电测试信号。在测试、研究或调整电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数，为电压表定度等，都要求提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。信号发生器是许多电子设备特别是测试设备必备的一部分，用以输入基准源信号给被测设备，通过接收被测设备返回的信息，来分析研究被检测设备的情况。信号发生器可以根据输出波形的不同，划分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。正弦信号是使用最广泛的测试信号。这是因为产生正弦信号的方法比较简单，而且用正弦信号测量比较方便。按频率覆盖范围分为低频信号发生器、高频信号发生器和微波信号发生器；按输出电平可调节范围和稳定度分为简易信号发生器（即信号源）、标准信号发生器（输出功率能准确地衰减到-100分贝毫瓦以下）和功率信号发生器（输出功率达数十毫瓦以上）；按频率改变的方式分为调谐式信号发生器、扫频式信号发生器、程控式信号发生器和频率合成式信号发生器等。低频信号发生器：包括音频（20020000赫）和视频（1赫10兆赫）范围的正弦波发生器。主振级一般用RC式振荡器，也可用差频振荡器。为便于测试系统的频率特性，要求输出幅频特性平和波形失真小。高频信号发生器：频率为 100千赫30兆赫的高频、30300兆赫的甚高频信号发生器。一般采用 LC调谐式振荡器，频率可由调谐电容器的度盘刻度读出。主要用途是测量各种接收机的技术指标。输出信号可用内部或外加的低频正弦信号调幅或调频，使输出载频电压能够衰减到1微伏以下。微波信号发生器：从分米波直到毫米波波段的信号发生器。信号通常由带分布参数谐振腔的超高频三极管和反射速调管产生，但有逐渐被微波晶体管、场效应管和耿氏二极管等固体器件取代的趋势。仪器一般靠机械调谐腔体来改变频率，每台可覆盖一个倍频程左右，由腔体耦合出的信号功率一般可达10毫瓦以上。扫频和程控信号发生器：扫频信号发生器能够产生幅度恒定、频率在限定范围内作线性变化的信号。扫频信号发生器有自动扫频、手控、程控和远控等工作方式。频率合成式信号发生器：这种发生器的信号不是由振荡器直接产生，而是以高稳定度石英振荡器作为标准频率源，利用频率合成技术形成所需之任意频率的信号，具有与标准频率源相同的频率准确度和稳定度。直接式频率合成器由晶体振荡、加法、乘法、滤波和放大等电路组成，变换频率迅速但电路复杂，最高输出频率只能达1000兆赫左右。用得较多的间接式频率合成器是利用标准频率源通过锁相环控制电调谐振荡器（在环路中同时能实现倍频、分频和混频），使之产生并输出各种所需频率的信号。这种合成器的最高频率可达26.5吉赫。高稳定度和高分辨力的频率合成器，配上多种调制功能（调幅、调频和调相），加上放大、稳幅和衰减等电路，便构成一种新型的高性能、可程控的合成式信号发生器，还可作为锁相式扫频发生器。函数发生器：又称波形发生器。它能产生某些特定的周期性时间函数波形（主要是正弦波、方波、三角波、锯齿波和脉冲波等）信号。频率范围可从几毫赫甚至几微赫的超低频直到几十兆赫。对这些函数发生器的频率都可电控、程控、锁定和扫频，仪器除工作于连续波状态外，还能按键控、门控或触发等方式工作。 脉冲信号发生器：产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用以测试线性系统的瞬态响应。脉冲发生器主要由主控振荡器、延时级、脉冲形成级、输出级和衰减器等组成。主控振荡器通常为多谐振荡器之类的电路，除能自激振荡外，主要按触发方式工作。通常在外加触发信号之后首先输出一个前置触发脉冲，以便提前触发示波器等观测仪器，然后再经过一段可调节的延迟时间才输出主信号脉冲，其宽度可以调节。有的能输出成对的主脉冲或分两路分别输出不同延迟的主脉冲。随机信号发生器：随机信号发生器分为噪声信号发生器和伪随机信号发生器两类。噪声信号发生器： 完全随机性信号是在工作频带内具有均匀频谱的白噪声。噪声信号发生器主要用途是：在待测系统中引入一个随机信号，以模拟实际工作条件中的噪声而测定系统的性能；外加一个已知噪声信号与系统内部噪声相比较以测定噪声系数；用随机信号代替正弦或脉冲信号，以测试系统的动态特性。例如，用白噪声作为输入信号而测出网络的输出信号与输入信号的互相关函数，便可得到这一网络的冲激响应函数。伪随机信号发生器：用白噪声信号进行相关函数测量时，若平均测量时间不够长，则会出现统计性误差，这可用伪随机信号来解决。当二进制编码信号的脉冲宽度T足够小，且一个码周期所含T个数N很大时，则在低于=1/T的频带内信号频谱的幅度均匀，称为伪随机信号。只要所取的测量时间等于这种编码信号周期的整数倍，便不会引入统计性误差。二进码信号还能提供相关测量中所需的时间延迟。伪随机编码信号发生器由带有反馈环路的n级移位寄存器组成，所产生的码长为 。最具有代表性的是m序列。2.1.2 ROM与波形数据.从前1.1.3小节我们已知DDS的大致原理是：先将已经数字化的正弦波(或三角波、方波)信号的幅度值数据存储在波形存储器ROM或RAM中，然后在标准时钟的作用下，通过控制电路按照一定的地址关系从ROM中读出相应的波形数据。如果一个存储器(这里以ROM为例)有n条地址线，则这个存储器的存储空间为。存储器中的数据与波形的关系如图2.1所示。假如在个存储单元内存放了一个周期的正弦波形数据，则每个单元内的数据就表示正弦值的大小，这种存储器称为波形数据存储器。如果重复地从0- l单元读出波形数据存储器中的数据，在波形数据存储器的输出端就会得到周期的正弦序列，如果再将周期的正弦序列输入到D/A转换器，则会在D/A转换器的输出端得到连续的正弦波形。输出正弦序列的周期是由读取数据的时钟频率决定的。设CLK为加于波形数据存储器的时钟，该时钟的周期为，则其频率为。显然，时钟频率越高,读取波形数据存储器内一个周期的数据所用的时间就越短，则D/A转换器得到的正弦信号的频率就越高。波形数据ROM波形数据0000000001 0000000011 0000000000 0000000001 时钟寻址空间地址译 码图2.1 存储器中的数据与波形的关系示意图2.1.3 信号发生器的组成.如图2. 2所示为很简单的一个波形发生器的系统组成，时钟，输入二进制计数器，生成波形数据存储器所需的地址信号，地址信号的产生频率正比于时钟频率。计数器的输出在0-1之间周而复始地变化，从而使波形数据存储器输出周期的正弦序列，D/A转换器则输出连续的模拟正弦电压波形。模拟波形输出n位时钟二进制计数器波形数据存储器D/A转换图 2.2 波形发生器的系统组成图2. 3是输出的波形的频率与时钟频率的关系图，其数学表达式是 （2 - 1）t图2.3 一周期的正弦波形与时钟周期的关系知 ; 也即 （2 - 2）2.2 DDS的原理在实际问题中，如果连续改变时钟频率的值，就可以得到一个频率连续变化的周期信号。用LRC组成的虽然可以得到一个连续变化的时钟，但其频率稳定性很不好，且不可能得到一个宽范围变化的时钟信号。如果用晶体振荡器作为时钟，可以得到稳定度极高的时钟，但又不能满足频率可变的要求。如图2. 4所示的电路是传统的正弦信号发生器结构图，由四个部分组成：计数器或地址发生器（这里为方便说明选择8位）、正弦信号数据ROM（8位地址线，8位数据线）含有256个8位数据（一个周期）、8位D/A时钟CLK模拟波形输出正弦数据ROM8位计数器(地址发生器)D/A转换图2. 4 正弦信号发生器结构图传统的正弦信号发生器的数学方法是利用一片ROM和一片DAC，再加上地址发生计数器和寄存器即可。在ROM中，每个地址对应的单元的内容（即是波形数据）都对应正弦波的离散采样值，ROM中必须包含完整的正弦波采样值，而且还要避免在按照地址读取ROM内容是可能引起的不连续点，避免量化噪声集中于基频的谐波上。时钟频率输入地址发生器和寄存器，地址计数器所选中的ROM的地址中的内容被锁入寄存器，寄存器的输出经过D/A转换成连续信号，即由各个台阶重构的正弦波，若相位精度n比较大，则重构的正弦波经适当平滑后失真很小。当发生变化，则D/A输出的正弦波的频率就随之改变，并且输出的正弦波信号的频率的改变仅决定于的改变。我们可根据这个适当的调整输出频率。为了使控制输出频率更加方便，可以采用相位累加器，使得输出频率正比于时钟频率和相位增量之积。图2.5 为采用了相位累加器的直接数字合成系统，设正弦波的相位精度位n位，则其分辨率为，在通过时钟频率每次读取相位圆周上个点，读出ROM中所存储的正弦波的振幅值，再经过D/A转换重构正弦波，通过LPF（低通滤波器）滤波。同步寄存器相位字N位N位正弦数据ROM同步寄存器MMD/AN频率字寄存器相位调制器CLK系统时钟相位累加器图2.5 采用了相位累加器的直接数字合成系统结构图相位累加器的作用是在读取数字相位圆周上各点时可以每间隔M个点读取一个数值，M位图2.5 的频率字。则在D/A输出端所得的正弦波频率是 （2 - 3）通常式（2 - 3）中的n取值在2432之间，由表2.1 相位累加器位宽和采样点关系可知，相位分辨率至少是1/16777216，也即相当于度。相位增量值可预置，通过相位累加器，选取ROM的地址时可间隔选通。相位寄存器输出的位数一般取1016位，也即是截断式的方法，这样可以减少ROM的容量。 表2.1 相位累加器位宽和采样点关系 相位寄存器增量 M相位累加器宽度采样点数82561240961665536201048576241677721628268435456324294967296图2.5所示的DDS基本原理：系统时钟可来自PLL提供，使得DDS的各种部件同步工作。DDS的相位累加器由一个N位长的二进制加法器和一个由时钟的采样的N位寄存器组成，作用是对频率控制字线性累加。波形存储器ROM中存储的是波形查询码，对应的是不同相位码输出的波形幅度编码。相位控制字是对输出频率字的偏移（也即是相位调制），相位调制器输出输出的序列对波形存储寻址，得到波形幅度编码，该波形幅度编码经D/A转换后得到对应的阶梯波形，再经过LPF平滑滤波后可得到所需的模拟波形。相位累加器在系统时钟作用下，进行线性相位累加，当相位累加器加满时就会产生溢出，这样就完成了一次循环，输出了一个周期波形。2.3 DDS的时域分析设有一频率为f的正弦信号S(t)： （2 - 4）现以采样频率对该信号进行采样，得到离散序列为: n=0,1,2. （2 -5）其中，为采样周期。式（2-5）对应的相位为： n=0,1,2. （2 - 6）显然可知该相位序列的显著特性是线性变化的，即相邻样值之间的相位增量是一常数，且仅与信号频率f有关，相位增量为 n=0,1,2. （2 - 7）从前面分析式（2-3）可知，我们希望得到的信号的频率是与参考频率满足以下关系： (M,P均为正整数) （2 - 8）那么式（2-7）又可以改写为： （2 - 9）由上式知，若将的相位均匀量化为M等份，则频率为的正弦信号以频率采样后，其量化序列的样本之间的量化相位增量为一不变的值P。 那么，根据以上原理，如果我们用不变量