高速PCB的电源完整性分析.doc

高速PCB的电源完整性分析- Page 1- 现代电子技术2009 年第24 期总第 311 期 电源技术 高速 PCB 的电源完整性分析 申伟 ,唐万明,王杨 (重庆大学 计算机学院重庆400030) 摘要:随着微电子技术的不断发展 ,高速信号的上升沿越来越快 ,电源完整性已经成为高速互连系统设计中不可忽略 ( ) 的问题。借助 Cadence 公司 SQPI 仿真软件 ,对高速 PCB 进行电源完整性分析 ,可以指导并优化电源分配系统 PDS 设计 , 从而在设计阶段解决电源完整性问题。根据电源完整性问题的形成机理、影响因素 ,阐述了高速 PCB 电源完整性解决办法。 对电源分配系统设计具有指导作用。 关键词:电源完整性; 电源分配系统;同步开关噪声;退耦电容 ( ) 中图分类号:TN86 文献标识码:A 文章编号:1004373X 2009 2421306 Analysis of Power Integrity for Highspeed PCB SH EN Wei ,TAN G Wanming ,WAN G Yang (College of Computer Science ,Chongqing Univer sity ,Chongqing ,400030 ,China) Abstract :With the development of micro - electronics technology ,the rise edge of highspeed signal is more fast . Power in tegrity has become an problem which can not be neglected in design of high speed interconnection system. It can guide and opti ( ) mize the design of Power Distribution System PDS by using SQPI simulation software of Cadence Company ,and analyse pow er integrity on highspeed PCB . And it can give solution for power integrity in the design phase.Based on the principle and in fluence factor s of power integration ,the solution for highspeed PCB power integration is studied. This is valuable to guide the PDS design. Keywords :power integrity ;porver distribution system ;SSN ;bypass capacitor ( ) 随着时钟和数据信号频率的增高和高速互连设计 地不一致的现象称为地反弹 Ground Bounce ; 由于 密度的增大 , 良好的电源分配成为了 PCB 设计的一个 SSN 造成芯片电源和系统电源不一致的现象称为电源 主要挑战。当大量开关同时快速切换状态时,会在电源 ( ) 反弹 Power Bounce ,所以 SSN 包括地反弹噪声和电 分配系统上产生纹波噪声。这个噪声会对周围的高速 源反弹噪声。 设备造成干扰 ,有可能引发芯片的误动作 ,如果没有足 够稳定的电源支持,高速元件的行为将是不可预测的。 于是电源完整性的研究分析也应运而生,电源完整性分 析主要讨论和解决电源供给的稳定性问题。 1 电压波动的危害 图1 电源分配系统 ( ) ( ) 对于理想的电源分配系统 PDS 见图 1 ,传输路 在图2 (a) 中,驱动端发送的低电平受到地弹噪声 径阻抗为零 ,在电源平面上任何一点的电位都是保持恒 的影响,在低电平上会出现相位与地弹噪声相同的噪声 定并等于系统供给电压 ,而实际的电源分配系统由于各 波形;在图2 (b) 中,驱动端发送的开关信号受到地弹噪 种噪声干扰的存在 , 电源分配系统上的电位会有波动 , 声的影响,导致开关信号下降沿变缓。 有时甚至很严重 ,影响系统的正常工作。 电源不稳定的主要表现形式就是同步开关噪声 ( SSN) ,是指高速开关器件状态切换时产生的瞬态交变 电流在经过回流路径上存在的电感时,形成的交流压 降,所以也称为 i 噪声。由于 SSN 造成芯片地和系统 收稿日期:20090516 图2 地弹噪声对驱动端信号的影响 213 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. - Page 2- 电 能 质 量 申伟等:高速 PCB 的电源完整性分析 在图3 (a) 中,由于参考地上的地弹噪声,使得接收 打开。A 是带频率补偿的放大器 ,使用参考电压来监 到低电平信号上出现相位与地弹噪声相反的噪声波形; 测负载电压。当负载电压太高时,它利用开关和电感来 在图3 (b) 中,如果电源反弹噪声的相位与地反弹噪声 降低电流。电压调节行为是非线性的,因为开关的打开 相反,会使高电平信号上噪声波形幅度加倍 ,严重时造 和闭合与时间有关。对于良好的 PDS 设计 ,非常希望 成数据翻转。 有线性的V RM 模型。SQPI 仿真工具运用四个参数对 V RM 的行为建立 SPICE 模型如图5 所示。 其中,Rout 为 V RM 的输出电阻,L out 为 V RM 的输 出电感 ,Rflat 为V RM 的等效串联电阻,L slew 为 V RM 的 输入电感 ,有内部晶体管特性决定,可以根据 V RM 的 技术参数对其进行估算 ,如果 V RM 可以在时间 t 内使 电流上升到i ,则: dt dt L slew = V = ( VSupply VRT) 图3 噪声对信号的影响 di di 4 电源地平面 2 电源分配系统的设计要求 电源分配系统设计的关键是使 PDS 的阻抗在一定 在中低频时,电源地平面对可当作一个理想电容来 看待 ,其 ESR 和 ESL 都很小。在频率达到某一个高频 频率范围内控制在 目标阻抗以内, 目标阻抗的表达 式为: 段时,电源地平面对变成了一个谐振腔 ,等效为 RL C 串 并联电路 ,在谐振频率点附近 ,平面对的阻抗变得很大 , VSupply VRT Ztarget = IDynamic 从而引发电源完整性问题。电源地平面的等效模型如 式中:VSupply 是工作电压; VRT 是电压纹波容限; IDynamic 是 图6 所示。 系统的动态电流。PDS 阻抗保持在目标阻抗以下的频 ( ) 率范围应取到信号的屈膝频率 Fknee = 0 . 5/ Tr ,因为截 止频率代表了数字电路中能量最集中的频率范围,超过 Fknee 的频率对数字信号的能量传输没有影响。 在 PCB 板上 ,电源分配系统由电源模块、电源地平 图5 VRM SPICE 模型 图6 电源地平面 的等效模型 面、退耦电容组成。它们分别在不同的频率范围内做出 对电源地平面的谐振特性可以通过建模仿真来分 响应。目标阻抗可以通过在目标频率范围内仔细考虑 析 ,如图7 所示。 开关电源 ,退耦电容以及电源地平面对等因素来实现。 3 电压调节模块( VRM) 电压调节模块是 PCB 供电的源端 ,转换一个 DC 电压到另一个DC 电压。V RM 使用一个参考电压和反 馈回路来监测负载电压从而调节输出电流 ,其原理如 图7 电源地平面谐振曲线 图4所示。 5 SSN 分析 5. 1 SSN 的计算 ( ) 同步开关噪声伴随着器件的同步开关输出 SSO 而产生,开关速度越快、电流回路的电感越大 ,则产生的 SSN 噪声越严重 ,其基本表达式为: 图4 电压调节模块示意图 m V = L (di / dt ) 图4 中,Vin 为输入电压 ,假设恒定不变。当开关 S1 SSN loopn n n n = 1 闭合时,电感L 1 开始储存能量并向负载输送电流。如 式中: m 是同步切换状态的开关数目;L loopn 是回流路径 果L 上的电流超过负载需求 ,S 将打开,S 将闭合 , 电 1 1 2 上的电感; in 是单个开关的输出电流和穿透电流之和; 流继续向负载输送 ,并不断减小,直到 S 重新闭合 , S 1 2 tn 是开关状态切换时间。 214 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. - Page 3- 现代电子技术2009 年第24 期总第 311 期 电源技术 对于实际的电路系统 ,同步切换的开关数目难以确 寄生电感 ,会产生电压降,致使芯片电源、地管脚产生电 定,各种可能的回流路径难以判断,此外 ,近距离的互连 压波动 ,其波形如图 11 所示。当输出从低变高时, IP 线之间的耦合也可能增加回路电感 , 从而加剧 SSN 不仅要提供流经两个 MOS 管的漏极电流 ID ,还要给硅 噪声。 晶电容和负载电容充电, 电流大些 , 电源管脚上的感应 5. 2 输出缓冲器 SSN 的形成 电压 VP 也就大些;同样 ,当输出从高变低时,I G 中包括 以CMO S 芯片为例 ,其输出缓冲器是由PMOS 管 流和硅晶电容和负载电容的放电电流 , 电流大些 ,地管 和NMO S 管组成的开关 ,基本电路结构如图8 所示。 脚上感应电压 V G 也就大些。 图10 输出缓冲器电压、电流传输特性曲线 图8 输出缓冲器模型结构 图8 中,VCC 是管脚供电,L P 是电源管脚寄生电感 , L 是地管脚寄生电感 , C 是硅晶元电容 ,它是不包括 G comp 封装参数的总的输出电容 ,L 和 C 分别是由封装带 pkg pkg 图11 输出缓冲器电压曲线 来的寄生电感和寄生电容。 芯片是靠系统供电的,芯片内部所有的级联驱动器 5. 3 SSN 的抑制办法 是靠系统提供电流的,所以在芯片内部不存在完整的回 电源反弹噪声不单是电源管脚的感应噪声电压 ,还 流路径。电流总是从系统电源出发 ,从电源管脚流进芯 包括系统电源的传输电感 L SP 上的感应噪声电压 ,其基 片,从地管脚流出回到系统地 ,如图9 所示。 本表达式为: di VSSNPB = (L P + L SP) dt 同样 ,地反弹噪声不单是地管脚的感应噪声电压 , 还包括系统地的传输电感 L SG 上的感应噪声电压 ,其基 本表达式为: di V = (L + L ) SSNGB G SG dt 考虑含有输出缓冲器的系统电流回路 ,可以得出 SSN 噪声的表达式为: di V = (L + L - 2L ) + SSN P G PG dt 图9 输出缓冲器电流示意图 di (L + L - 2L ) 图9 中,L SP 是系统电源电感 ,L SG 是系统地电感 , IP SP SG SPSG dt 是电源管脚电流 , I G 是地管脚电流。其基本工作原理 式中:L PG 是电源管脚和地管脚的封装互感;L SPSG 是系 是当输入 UIN = 0 V 时, TN 截止 , TP 导通 ,输出Uout = 统电源和地的传输互感。 VCC ; 当输入 Uin = VCC 时, TN 导通 , TP 截止 , 输出 开关器件状态切换速度、开关数目和电流回路上的 Uout = 0 V 。SSN 噪声就产生在输入、输出在 0 V 和 VCC 电感是影响 SSN 的主要因素 ,然而今天芯片的发展方 之间跳变的过程中,输入/ 输出电压和两管的漏极电流 向是更密更快 ,从高速 PCB 设计的角度来说 ,减小 SSN 之间的关系如图10 所示 ,其中 UTP 和 UTN 是 TP 和 TN 的首要措施是减小回路电感: 的开启电压。 (1) 在芯片的电源和地管脚上加退耦电容 ,为突变 由于芯片电源、地管脚和系统电源、地存在一定的 电流提供低电感的回路; 215 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. - Page 4- 电 能 质 量 申伟等:高速 PCB 的电源完整性分析 (2) 尽量使用单独完整的电源层和地层 ,并尽可能 抗特性曲线如图14 所示。 大面积敷实心铜 ,还要让电源平面和地平面尽量靠近 , 以形成较大的平面电容 ,增强电源平面和地平面的耦合 ( ) 互感 ,减小电源分配系统的电感。 (3) 电源、地管脚尽量就近扇出,走线尽量宽,若空 间允许还可以增加扇出路径来减小外部引线电感。 (4) 动态功耗小的芯片会对 CMO S 管的工艺和输 图14 退耦电容阻抗特性曲线 出缓冲器的结构做改进 ,确保在互补晶体管导通之前关 描述曲线的锐度可用品质因数 Q 来表示: 断另一个晶体管就可以实现穿透电流最小, 一般在 ( ) ( ) Q = 0 L/ R = 2 f 0 ESL/ ESR = A 级。 ( 1/ ESR) ESL/ C 6 退耦电容的应用 式中,Q 值越大 ,阻抗随频率变化的越快 ,阻抗特性曲线 6. 1 退耦电容特性 越尖 ,频率的选择性越好 ,但电路的工作频率不会是 退耦电容还相当于局部电源 ,为开关器件状态切换 一个点频率 ,而是一个频率段 ,所以在选择退耦电容时 提供电流。芯片不必通过电源线从较远的电源中获取 要利用电容寄生参数 ,根据仿真波形来确定,并不是 Q 电流。退耦电容为高频突变电流提供低电感的回路 ,有 值越大越好。 效抑制了SSN 噪声,减小了电压波动。退耦电容不可 在运用退耦电容时,所关心的是电容的谐振频率和 能完全消除噪声,但是幅度明显减小,如图12 所示。 电路工作频率下电容的阻抗 ,它们会受到容值 C 和 ESL 的调制 ,如图15 所示。 图12 退耦电容效果 理想的电容器没有寄生参数 ,实际的电容器由于封 装、材料等方面的影响,含有等效串联电阻 ESR 、等效 图15 电容阻抗特性曲线调制效应 串联电感 ESL 、绝缘电阻 R 、介质吸收电容 C 和介质 综合以上分析 ,在进行 PCB 设计时,要选择 ESR P da 吸收电阻 Rda 。RP 越大 ,泄漏的直流越小,性能越好 , 较小、谐振频率和电路工作频率相近的退耦电容 ,在此 一般电容的 RP 在 G级以上。介质吸收的等效 R C 电 基础上 ,容值较大 , ESL 较小为好。在实际电路中,为 路反映了电容介质本身的特性 ,是一种有滞后性质的内 使退耦电容在一定的工作频率范围内保持较低阻抗 ,通 部电荷分布 ,它使快速放电然后开路的电容器恢复一部 常采用大小电容并联的方法 ,且并联电容的容值相差 分电荷。如图13 所示。 两个数量级即 100 倍。并联使得 ESR 和 ESL 减小,容 值增大 ,退耦效果当然更好。N 个容值相同的电容并 联, 等效电容变为N C , 等效电感变为ESL/ N , 等效电阻 变为 ESR/ N , 谐振频率作为电容的固有性质, 保持不 便, 谐振曲线如图16 所示。 图13 电容的等效模型 两个不同值得电容并联时, 由于各自的自谐振频率 不一样, 当工作频率处于它们之间时, 谐振频率较低的 对电容的高频特性影响最大的是 ESR 和 ESL ,在 电容表现为感性, 谐振频率较高的电容表现为容性, 这 电源完整性分析中采用简化的电容模型。它其实是 就形成了一个 L C 并联谐振电路, 与L C 串联谐振电路 一个RL C 串联谐振电路 ,其等效阻抗和谐振频率为: 不同, L C 并联谐振是电流谐振, 当处于谐振状态时, 电 2 ( ) 2 Z = R + 2 f L - 1/ 2 f C , 容和电感进行周期性的能量交换, L , C 上电流等值反 f 0 = 1/ (2 L C) 向, 从L , C 两端看进去呈高阻态, L , C 谐振电路和系统 从上式可以看出,电容的阻抗与电路的频率有关 ,当处 电源和地之间几乎没有电流。从对退耦电容的期望来 于谐振频率f 0 时,电容阻抗为最低值 ESR 。电容的阻 看 ,这是反谐振现象 ,并联电容反谐振点上的高阻抗是 216 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. - Page 5- 现代电子技术2009 年第24 期总第 311 期 电源技术 ) ( ) 电源完整性设计中应避免的。如图17 所示。 整性问题 或过设计 增加系统的成本和复杂度 。因 此 ,在设计高速 PCB 电源分配系统时,利用电源完整性 仿真软件 SpecctraQuest PI ,对电路进行仿真 ,可以很 好地避免欠设计与过设计 ,使系统满足要求。 PCB 的叠层、电源地平面的外形是根据需求和实 际情况在 PCB 设计阶段完成定型的,一般不会随意更 改。实际上 PI 仿真的重点在滤波电容的选择与分布 , 图16 同值电容并联曲线 图17 电容异值并联曲线 对于既定的目标阻抗 ,SQPI 可以根据电源地平面结构 如果 ESR = 0 ,那么反谐振点上的阻抗将无穷大 , 和欲使用的电容类型计算出每种退耦电容的数量需求 , 正是由于 ESR 的存在 ,使得反谐振点上的阻抗不会是 这时把整个 PDS 当作集总系统来看待 ,退耦电容数量 无穷大。自谐振点和反谐振点上的阻抗都会受到 ESR 粗略且小于实际需求。在进行单节仿真时,可以根据仿 的影响,如图18 所示。 真波形来调整退耦电容种类的选择。如对于某 PDS , 从图18 可以看出, 自谐振点的阻抗随着 ESR 的降 系统信号最高频率为 100 M Hz ,信号上升沿为 1 ns ,截 低而减小,而反谐振点上的阻抗随着 ESR 的降低而增 止频率为500 M Hz ,选择 CA P_ X7R_0603_ 1N F ,CA P_ 大。所以,退耦电容的 ESR 并不是越小越好 ,要根据滤 X7R_0603_ 100N F , CA P_ X7R_ 0603_ 10U F 作退耦电 波频段和阻抗要求综合考虑。 容 ,软件计算所需数量分别为 11 ,1 ,1 ,可得单节点仿真 采用多种不同容值的电容并联退耦藕 ,减小自谐振 波形如图22 所示。 频率的相对差值 ,可以加宽滤波频段 ,降低反谐振点的 影响,如图19 所示。 图18 ESR 对电容并联谐振 图19 多种异值电容 曲线的影响 并联谐振曲线 6. 2 退耦电容的放置 在高速 PCB 上放置退耦电容的基本原则是靠近电 ( ) 图22 PI 单节点初步仿真曲线 Allegro 软件截图 源管脚且确保安装电感尽量小,安装在 PCB 上的退耦 电容如图20 所示。 从图22 可以看出,退耦电容不满足目标阻抗的要 安装电感是包括焊盘、过孔、走线、平面对在内的电 求。为使 PDS 性能满足系统要求 ,又能使系统的复杂 流回路的电感。在布置退耦电容时尽量减少焊盘与电 度和成本最低 , 可以根据仿真波形加入谐振频率在 源地连线的长度 ,使用宽的连线。如果空间允许的话 , PDS 阻抗曲线峰值的电容 ,并逐渐增加不同种类电容 可以多打连接过孔 ,形成并联方式来降低电感;如果工 的数量 ,使 PDS 阻抗曲线刚好处于目标阻抗下方。越 艺允许的话 ,可以直接在焊盘上打过孔 ,这是降低电感 低当然越好 ,不过要以成本和系统复杂度为代价。针对 的最好办法。如图2 1 所示。 如上波形 ,加入 CA P_ X7R_0603_ 10N F 和 CA P_ X7R_ 0603_ 100PF ,并把不同容值的电容数量调整为:40 个 100 p F , 18 个 1 nF , 6 个 10 nF ,2 个 100 nF 和 2 个 10 F ,可得单节点仿真波形如图23 所示。 单节点仿真可以确定退耦电容的容值和数量,但 PDS 上各个区域的阻抗特性不仅取决于电容的容值和数 图20 电容安装示意图 图21 电容安转趋势 量,还取决于电容的分布。在进行多结点仿真时,需要将 电源平面划分成网格,网格之内的电源平面应属于集总