逻辑分析仪(28组).doc

简易逻辑分析仪28组 林晓峰 徐志国摘要：本系统由8位可预置的循环移位数字信号发生器、简易逻辑分析仪两部分组成。8位逻辑信号序列和时钟信号波形由89C52单片机控制FPGA产生,并且逻辑信号序列可以预置。采用12864点阵型液晶显示各设置参数，显示直观，设置方便。在简易逻辑分析仪的设计中，大部分功能在FPGA中实现。外围电路只有D/A和A/D，以及少量的辅助电路，结构简单。通过键盘预设门限电压，可以采集0.254门限的各种逻辑电平，存储深度达到32it，示波器可以实现对路16it信号同时显示。时间标志线，触发点等功能完善。达到了基本的设计要求，并对其它的功能进行了较好的完善和扩充。关键字：逻辑分析仪 多级触发 信号发生 Abstract: This system consists of eight bits cycle shift digital signal generator which can be preset and simple logic analyzer. The 89C52 microcontroller controls the FPGA to generate eight bits cycle shift digital signal sequence and clock signal waveform, and the logic signal sequence can be preset. The parameters are displayed by 128 64 with LCD directly and expediently. In simple logic analyzer design, most of the function is achieved by the FPGA .There is only D/A , A/D, and a small number of auxiliary circuit in external circuit, a simple structure. Keyboard preset gate voltage .The system can collected 0.254V logic level. Storage depth reaches 32Bit. Oscilloscope can display the eight road of 16Bit signal , Time Line signs and trigger point . The system reached a basic design requirements, and other functions better refining and expanding. Keywords: logic analyzer multi-trigger signal generator 一、设计要求及方案分析 （一）、设计要求 1、制作一个循环移位8路数字信号发生器。 2、逻辑分析仪输入通道数：8；输入阻抗50k；阈值电平：在0.254V之间按16级变化；存储深度为大于20位，并能分页显示。3、触发位置可任意调节，并能设置一、三级触发字；在模拟示波器上清晰稳定地显示8路数据信号。4、扩展功能。 （二）、方案分析1、信号发生器模块方案一：采用555振荡产生100Hz信号，然后用74164等进行移位，能够产生8路数字信号，但这样实现电路比较复杂，预置数值不方便，而且555振荡精度不好，稳定性差。方案二：采用FPGA结合单片机完成。编程实现分频电路、信号预置电路、循环移位电路，从而得到需要的信号，电路简单，调试方便，而且产生的信号准确，稳定。 因此我们选用方案二。2、信号检测模块 方案一：采用比较器实现。利用D/A实现门限电压的调节，将D/A输出的电压作为比较器的参考电压，从而改变门限电压。方案二：采用A/D实现。输入信号先进行A/D采样后送入单片机，利用单片机进行判断门限电压。方案一能比较容易控制门限电压，但电路却很复杂。而方案二则电路简单，调节精确，还能很方便扩展通道的数目，因而我们决定采用方案二。3、数据的采集、处理与存储模块 由于该系统对数据采集的速度要求不是很高，因此一般的A/D即可满足要求，我们采用既有的MAX118来实现。该芯片速度快，外围电路结构简单，使用方便。由于我们采用本实验基地自己设计的含FPGA的小系统板，结合单片机可以很方便地进行数据的处理与存储。4、数据显示模块方案一：使用示波器的YT方式，只需提供信号电压，就可以达到同时显示8路信号波形的要求。方案二：使用XY模式，由系统自己产生扫描的锯齿波和信号电压。这样同样可以显示出所需的8路信号波形。对比方案一、方案二，YT方式简单一些，只需要控制一个通道，但是利用示波器自身的X轴扫描信号无法产生题目要求的竖直方向的时间标志线，所以此方法不可取。必须采用XY模式，即方案二，由系统自身产生扫描显示所需的全部信号。5、用户接口模块 利用小系统板已有的12864点阵型液晶显示，显示数据量大，直观。键盘也采用小系统板已有的3X6反转式键盘。液晶和键盘与单片机的连接均在FPGA内部完成，使用方便。二、系统总体设计方案及实现方框图根据以上分析，我们确定总体设计方案如下图所示：图1 系统总体框图三、理论分析与计算1、存储深度题目要求每通道存储深度至少为20bytes，所以至少需20*8=160 bytes的存储空间，我们所做的系统的每通道存储深度为32bytes;加上显示触发标志位所需的空间16bytes共需272bytes空间。显示时共分两页，每页显示16个存储深度。在FPGA中可以很方便地创建一个RAM，我们采用一片512B的RAM,多余的存储空间可随时扩展存储深度。2、扫描时钟频率本系统要求在屏幕上显示8路波形，还要外加一个时间标志线，总共9路扫描，为了人眼看上去不闪动，刷新速率不宜太低，必须超过50Hz；采用8位D/A时，水平最大扫描为256个等级，所以X轴D/A的数据输入频率至少为9*256*50=115200Hz,我们采用的时钟频率为500KHz，由FPGA内部的40M时钟分频得到。由于每页显示16个存储深度，X轴D/A的数据输入频率是X轴的1/16，该时钟频率的获得由FPGA内部编程实现。3、触发方式分析 触发是逻辑分析仪必不可少的功能之一。触发功能的存在使得逻辑分析仪可以在很长的数据流中对感兴趣的信息进行正确的定位、捕获和分析。触发能力的强弱是评价逻辑分析仪的重要指标之一。逻辑分析仪最基本的触发方式有始端触发、终端触发这两种触发方式。始端触发是指逻辑分析仪被触发时开始存储数据、而终端触发则相反，被触发时停止存储数据。延迟触发则是在这两种触发的基础上，经过一定的延迟才开始存 图2 任意触发示意图储数据，用于显示。采用终端触发加适量的延迟就可以实现任意位置的触发，如图3.2所示。图中，触发字的位置可由延迟的长短任意调整。四、各模块设计及参数选择1、阻抗变换电路图3 阻抗变换电路为了实现多路数据的采集，我们选用8路模拟开关CD4051进行各路数据的切换，过一级射随以增加输入阻抗，最后送入A/D进行采样，如图3所示。2、数据采集电路采用 MAX118，该芯片是是美国MAXIM公司推出的低功耗8bit、7通道的高速A/D转换器，内含跟踪/保持器，没有外部时钟要求，只需一个+5V5%的电源供电，精度1LSB，采用半闪电式技术获得了660ns的转换时间，采样速率达1.2Msps。芯片从掉电模式转换到正常模式不超过220ns(在突变模式应用中允许电流大幅度减小)。在突变模式下，ADC从低功耗状态启动后能以特定的时间间隔采样模拟输入通道。MAX118由于无外部接口逻辑而以存储器定位或I/O形式出现，从而使微处理器接口得到简化。数据输出使用锁存三态缓冲电路，可以非常方便的与外部8位数据的总线或系统接口。 图4 A/D转换电路3、波形显示模块 图5 显示模块的FPGA部分图5中RAM512模块为双口RAM，用来存储显示数据。Display模块用来产生X轴方向的锯齿拨和光标。锯齿拨由模块内的地址累加器的低8位产生。X轴送锯齿波，Y轴送显示数据，即可显示逻辑信号；Y轴送锯齿波，X轴送直流电平，即可产生光标，改变直流的大小即可实现光标移位。X轴、Y轴的数据由display模块的DoutX和DoutY端送入DAC0800，DAC0800电路图如图6所示。图6 D/A转换电路图4、数字信号发生器模块 该模块采用8位移位寄存器的方式实现，如图7所示。由单片机置入不同的数值，移位寄存器的每一为即对应一路信号输出。Clk端时钟频率的大小决定了输出信号的快慢。图 7数字信号发生器模块五、软件设计 1、基本思想 首先读入键盘对信号发生器设置的数值，以及触发方式和触发字，采集数据，判断触发字，送入缓存区。为了采集到较稳定的数据，在信号发生时钟下降沿时采集。存储方式采用循环队列结构，处理速度快，灵活，节省存储空间。 2、软件流程图 图 8软件流程图六、系统测试 1、测试仪器PC机：清华同方P4 1.7G ,128M 双宗数字存储示波器：TEKTRONIX TDS1002 信号发生器：AGILENT 33120A 直流稳压稳流电源：SG1733SB3A 伟福仿真机：E51/S 数字万用表：FLUKE 17B 模拟示波器：XJ4323 2、触发字测试及波形显示 略 3、综合效果分析 题目要求实现功能系统实际实现情况基本要求能产生8路可预置的循环移位逻辑序列，频率为100HZ,并能够重复输出可实现可预置循环移位逻辑序列；频率精确、稳定具有采集8路逻辑信号的功能，可设置单级触发字。在满足触发条件时能对被测信号进行一次采集、存储实现显示触发点位置实现8位输入电路的输入阻抗大于50千欧姆 实现输入电路门限电压可在0.254V范围内按16级变化，以适应各种输入信号的逻辑电平实现每通道的存储深度大于20bit系统存储深度达到32bit发挥部分能在示波器上显示可移动的时间标志线，并显示时间标志线所对应的8路信号的逻辑状态实现3级逻辑状态分析功能实现触发位置可调可显示触发延时点前32bit的数据其他（如增加存储后分页显示等）实现七、小结 本系统大部分功能均由软件在单片机和FPGA内完成，外围电路结构简单。虽