常用组合逻辑功能器件

4 1编码器 4 3数据选择器 4 4数值比较器 4 5算术运算电路 4 2译码器 数据分配器 4常用组合逻辑功能器件 编码 把二进制代码按照一定的规律排列 赋予每个二进制码以特定含义的过程称为编码 如 8421BCD码中用0101表示十进制数字5 如 ASCII码中用1000001表示字母A等 编码器 具有编码功能的逻辑电路 能将每一组输入信息变换为相应二进制的代码输出 4 1编码器 4 1 1编码器的定义与功能 如4线 2线编码器 将输入的4个状态分别编成4个2位二进制数码输出 如8线 3线编码器 将输入的8个状态分别编成8个3位二进制数码输出 如BCD编码器 将10个输入分别编成10个4位8421BCD码输出 1 4线 2线编码器 4 1编码器 4 1 1编码器的定义与功能 四路输入 二位代码输出 编码器的输入为高电平有效 且任何时刻有且仅有一个输入为高电平 1 4线 2线编码器 4 1编码器 4 1 1编码器的定义与功能 逻辑符号 逻辑功能表 1 4线 2线编码器 4 1编码器 4 1 1编码器的定义与功能 输入信号I0 I3是高电平有效 I0 1 I1I2I3均为0时 Y1Y0 I0I1I2I3均为0时 Y1Y0 Y1Y0 00 0 0 0 0000 0 0 0 Y1Y0 00 两个00无法区分 2 键盘输入8421BCD码编码器 4 1编码器 4 1 1编码器的定义与功能 1 1 0 0 0 0 0 0 仅S1闭合 ABCD 0001 GS 1 1 1 0 1 1 1 1 0 0 1 1 仅S7闭合 ABCD 0111 GS 1 2 键盘输入8421BCD码编码器 4 1编码器 4 1 1编码器的定义与功能 无键盘闭合 ABCD 0000 GS 0 0 0 0 0 0 0 0 0 0 无键闭合 ABCD GS 1 1 仅S0键闭合 ABCD GS 0 1 仅S0键闭合 ABCD 0000 GS 1 两个0000由GS来区分 该编码器为低电平输入有效 2 键盘输入8421BCD码编码器 4 1编码器 4 1 1编码器的定义与功能 2 键盘输入8421BCD码编码器 4 1编码器 4 1 1编码器的定义与功能 1 1 1 1 1 1 1 1 S7S9键同时闭合 ABCD 1111 x 多个键不能同时按下 否则出错 因此不具备优先识别功能 能识别多个编码请求信号的优先级别 对优先级别最高的请求进行相应编码 3 优先编码器 4 1编码器 4 1 1编码器的定义与功能 4线 2线优先编码器 优先级 4线 2线编码器 I3 I2 I1 I0 无关项 8个信号输入端0 7 输入使能端EI EnableInput 3个编码输出端A2 A0 1个编码器工作状态标志 1个输出使能标志 4 1编码器 4 1 2集成优先编码器 集成优先编码器74148逻辑图 4 1编码器 4 1 2集成优先编码器 EO 输出使能端 只有EI 0 且所有输入都为1时 EO才为0 否则为1 I0 I7 输入信号 低电平有效 EI 输入使能端 低电平有效 为0时编码器工作 为1时 无论8个输入状态如何 输出信号A2A1A0均为高电平111 且EO GS 1 GS 优先编码工作状态标志 为0表明编码器处于工作状态 否则为1 A2A1A0 编码输出 低电平有效 集成优先编码器74148逻辑图 4 1编码器 4 1 2集成优先编码器 EI 1 电路不工作 GS EO 1 A2A1A0 111 EI 0 电路工作 输入I0 I7分别有低电平输入 即有有效电平输入 时 A2A1A0为对应的编码输出 GS 0 EO 1 EI 0 电路工作 输入I0 I7中没有低电平输入时 即没有有效电平输入 A2A1A0 111GS 0 EO 0 I7I6I5I4I3I2I1I0 A22 A21 A20 GS2 EO2 EI2 74148 2 A12 A11 A10 GS1 EO1 EI1 74148 1 GS A B C D EO EI 4 1编码器 4 1 2集成优先编码器 例4 1 1用二片74148构成16位输入 4位二进制码输出的优先编码器如图所示 试分析其工作原理 I7I6I5I4I3I2I1I0 I15I14I13I12I11I10I9I8 I7I6I5I4I3I2I1I0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 I7I6I5I4I3I2I1I0 A22 A21 A20 GS2 EO2 EI2 74148 2 A12 A11 A10 GS1 EO1 EI1 GS A B C D EO EI 4 1编码器 4 1 2集成优先编码器 例4 1 1用二片74148构成16位输入 4位二进制码输出的优先编码器如图所示 试分析其工作原理 I7I6I5I4I3I2I1I0 I15I14I13I12I11I10I9I8 I7I6I5I4I3I2I1I0 0 若I15 I8无编码请求 1 1 1 1 0 若I8 I0有编码请求 74148 1 1 0 0 0 1 1 0 0 1 0 I7I6I5I4I3I2I1I0 A22 A21 A20 GS2 EO2 EI2 74148 2 A12 A11 A10 GS1 EO1 EI1 GS A B C D EO EI 4 1编码器 4 1 2集成优先编码器 例4 1 1用二片74148构成16位输入 4位二进制码输出的优先编码器如图所示 试分析其工作原理 I7I6I5I4I3I2I1I0 I15I14I13I12I11I10I9I8 I7I6I5I4I3I2I1I0 0 若I15 I8有编码请求 0 1 0 0 1 若I8 I0也有编码请求 则请求无效 74148 1 1 1 1 1 1 0 1 0 0 0 Y3 4 1编码器 4 1 2集成优先编码器 练习 由1片优先编码器74148和与非门 非门构成的电路如图所示 试分析其工作原理 I7I6I5I4I3I2I1I0 A22 A21 A20 GS2 EO2 EI2 74148 2 I9I8 Y2 Y1 Y0 I7I6I5I4I3I2I1I0 答 8421BCD编码器 n个输入端 1个使能输入端 2n个输出端 将一系列代码转换成与之一一对应的有效信号 如计算机中对存储器单元地址的译码 译码是编码的逆过程 即将某个二进制码翻译成特定的信号 即电路的某种状态 具有译码功能的逻辑电路称为译码器 4 2译码器 数据分配器 4 2 1译码器的定义及功能 译码器的分类 唯一地址译码器 代码变换器 将一种代码转换成另一种代码 即代码转换器 功能表 译码是编码的逆过程 即将某个二进制码翻译成特定的信号 即电路的某种状态 具有译码功能的逻辑电路称为译码器 4 2译码器 数据分配器 4 2 1译码器的定义及功能 地址输入端 控制使能端 译码输出端 1 74138集成译码器 4 2译码器 数据分配器 4 2 2集成电路译码器 74138逻辑符号 74138引脚图 1 74138集成译码器 4 2译码器 数据分配器 4 2 2集成电路译码器 G1G2AG2B 输入使能端 G1高电平输入有效 G2AG2B低电平输入有效 使能端无效则输出全为高电平1 使能端有效时 若CBA 101 则Y5 0 其他输出为1 Y0 Y7低电平时为有效输出 即以反码的形式出现 1 74138集成译码器 4 2译码器 数据分配器 4 2 2集成电路译码器 74138逻辑功能表 1个3 8译码器能产生三变量函数的全部最小项 74138工作条件 G1 1 G2A G2B 0 例4 2 1用1片3 8译码器74138和与非门实现下逻辑函数 4 2译码器 数据分配器 4 2 2集成电路译码器 5V 其输出为 XYZ F 将8421BCD码译成为10个状态输出 4个输入端 10个输出端 2 7442二 十进制译码器 4 2译码器 数据分配器 4 2 2集成电路译码器 7442引脚图 4 2译码器 数据分配器 4 2 2集成电路译码器 将8421BCD码译成为10个状态输出 2 7442二 十进制译码器 b c d f e 常用的显示器有 半导体发光二极管和液晶显示器 共阳极显示器 共阴极显示器 显示器分段布局图 a g 4 2译码器 数据分配器 4 2 2集成电路译码器 3 七段显示译码器 a b c d f g 1111110 e 共阴极显示器 4 2译码器 数据分配器 4 2 2集成电路译码器 3 七段显示译码器 0110000 1101101 0 1111110 1 0110000 2 1101101 十进制数 译码输出 4 2译码器 数据分配器 4 2 2集成电路译码器 3 七段显示译码器 0 1111110 1 0110000 2 1101101 0000 0001 0010 十进制数 译码输出 BCD码 7448七段显示译码器 4 3数据选择器 4 3 1数据选择器大定义及功能 数据选择器 根据地址选择码从多路输入数据中选择一路 送给输出 4选1数据选择器 数据输入端 地址码输入端 使能端低电平有效 数据输出端 4 3数据选择器 4 3 1数据选择器大定义及功能 数据选择器 根据地址选择码从多路输入数据中选择一路 送给输出 4 3数据选择器 4 3 1数据选择器大定义及功能 数据选择器 根据地址选择码从多路输入数据中选择一路 送给输出 1XX0 功能表 1 0 0 00 1 1 1 D3 000D3 01 001D2 010D1 011D3 10 11 数据输入端 地址码输入端 使能端 2个互补输出端 74LS151的逻辑图 4 3数据选择器 4 3 2集成电路数据选择器 4 3数据选择器 4 3 2集成电路数据选择器 当G 1时 Y 1 输出无效 当G 0时 Y的表达式为 74151逻辑功能表 CBA EN 4 3数据选择器 4 3 2集成电路数据选择器 实现了位数扩展 能同时选择两位数据 CBA EN 4 3数据选择器 4 3 2集成电路数据选择器 EN 0 左片使能有效 左片译码器正常工作 选择左片的数据输出 0 0 1 0 Di Di CBA EN 4 3数据选择器 4 3 2集成电路数据选择器 EN 0 左片使能有效 左片译码器正常工作 选择左片的数据输出 1 1 0 0 Di Di EN 1 右片使能有效 右片译码器正常工作 选择右片的数据输出 D 将使能端EN用D来代替 则该电路可以看作是一个16选1数据选择器 4 3数据选择器 4 3 2集成电路数据选择器 11101000 XYZ 用数据选择器也可以实现逻辑函数 思考 怎样用74151实现四变量逻辑函数 001 010 011 100 101 110 111 D1 1 D2 0 D3 0 D4 1 D5 1 D6 0 D7 1 并行输入 串行输出 Q2Q1Q0 000 001 010 111L D0D1D2D3D4D5D6D7 01001101 并行数据输入 串行数据输出 4 3数据选择器 4 3 2集成电路数据选择器 表4 4 11位比较器真值表 1 1位数值比较器 将两个1位二进制数A B进行比较 数值比较器就是对两数A B进行比较 以判断其大小的逻辑电路 真值表 逻辑表达式 逻辑图 4 4数值比较器 4 4 1数值比较器的定义及功能 两个1位二进制数A B 1 一位数值比较器 数值比较器就是对两数A B进行比较 以判断其大小的逻辑电路 4 4数值比较器 4 4 1数值比较器的定义及功能 00 001 01 010 10 100 11 001 两个2位二进制数A1A0 B1B0 2 两位数值比较器 数值比较器就是对两数A B进行比较 以判断其大小的逻辑电路 4 4数值比较器 4 4 1数值比较器的定义及功能 A1 B1 001 X A1 B1 010 X A1 B1 100 A0 B0 A1 B1 010 A0 B0 A1 B1 001 A0 B0 当高位 A1 B1 不相等时 无需比较低位 A0 B0 两个数的比较结果由高位比较的结果决定 当高位 A1 B1 相等时 两个数的比较结果由低位 A0 B0 比较结果决定 两位数值比较器逻辑图 数值比较器就是对两数A B进行比较 以判断其大小的逻辑电路 4 4数值比较器 4 4 1数值比较器的定义及功能 2 两位数值比较器 74LS85是一个4位位数值比较器 由高位开始比较 逐位进行 它设置有级联信号输入端 接收来自低位比较器的输出结果 若比较器的各位比较结果都相等 最终结果取决于级联信号输入 来自低位片的比较结果 4 4数值比较器 4 4 1数值比较器的定义及功能 1 集成位数值比较器74LS85的功能 在单独使用或作为最低位片使用时 为了不影响比较结果 低位片级联输入IA B IA B应置 IA B置 4位集成数值比较器74LS85真值表 IA BIA BIA B 4 4数值比较器 4 4 1数值比较器的定义及功能 串联方式扩展数值比较器的位数 低 位的比较结果作为高 位的条件 级联扩展法结构简单 但运算速度低 001 4 4数值比较器 4 4 1数值比较器的定义及功能 2 数值比较器的位扩展 COMP3 FA B FA B COMP4 A3 B3 0 0 1 A2 B2 A1 B1 A0 B0 COMP2 FA B COMP1 FA B COMP0 FA B 并联方式扩展数值比较器的位数 各组的比较是并行进行的 因此运算速度比级联扩展快 FA B FA B FA B FA BFA BFA B 4 4数值比较器 4 4 1数值比较器的定义及功能 2 数值比较器的位扩展 加数 本位的和 向高位的进位 只考虑两个1位二进制相加 不考虑来自低位进位的运算电路 输入信号 加数Ai 被加数Bi 输出信号 本位和Si 向高位的进位Ci 4 5算术运算电路 4 5 1半加器和全加器 1 半加器 4 5算术运算电路 4 5 1半加器和全加器 2 全加器 4 5算术运算电路 4 5 1半加器和全加器 2 全加器 由两个半加器构成了全加器 如何实现两个四位二进制数相加 A3A2A1A0 B3B2B1B0 运算特点 低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行 4 5算术运算电路 4 5 2多位数加法器 1 串行进位加法器 运算速度不高 进位输入是由专门的 进位门 综合所有低位的加数 被加数及最低位进入输入后来提供 即该电路能使每位的进位直接由加数和被加数直接产生 而无需等待与低位的进位信号 称之为 快速加法器 或 超前进位加法器 4 5算术运算电路 4 5 2多位数加法器 2 超前进位集成4位加法器74LS283 定义两个中间变量Gi和Pi Gi AiBi Pi Ai Bi 产生变量 传输变量 C0 G0 P0C 1 C1 G1 P1C0 G1 P1G0 P1P0C 1 C2 G2 P2C1 G2 P2G1 P2P1G0 P2P1P0C 1 C3 G3 P3C2 G3 P3G2 P3P2G1 P3P2P1G0 P3P2P1P0C 1 4 5算术运算电路 4 5 2多位数加法器 2 超前进位集成4位加法器74LS283 C1 C0 C 1 4 5算术运算电路 4 5 2多位数加法器 由 位超前进位全加器逻辑电路可知 各位进位信号C1 C2 C3只与两个加数有关 是并行产生的 都只需要经历一级与非门和一级与或非门的延迟时间 超前进位加法器大大提高了运算速度 两片74LS283构成一个8位二进制数加法器 4 5算术运算电路 4 5 2多位数加法器 8421码输入 0011 1 反码和补码 同加法运算一样 减法运算可以采用减法器来实现 但在实际应用中 通常是将减法运算变为加法运算来处理 即采用加补码的方法完成减法运算 原码 自然二进制码 反码 将原码中的所有0变为1 所有1变为0后的代码 反码与原码的一般关系式 N反 2n 1 N原 2n N原 1 补码 N补 2n N原 原码 000101 反码 111010 111111 补码 111011 B补 2n B原 N反 N