滤波器技术的发展与应用毕业设计.doc

滤波器技术的发展与应用毕业设计第一章 绪论滤波器技术在计算机测控技术、通信、数据采集等领域均有广泛的应用。如在通信领域中为获得最高信噪比所设置的匹配滤波器和为减少基带传输过程中的码间串扰所设置的均衡器；在数据采集中所设置的限带抗混迭滤波和D/A转化后的平滑滤波；以及在语音识别的研究，为提取语音频谱而设置的带通滤波器组等。在信号频率动态范围不宽的场合，设定固定截止频率的滤波器技术已很成熟，但在许多工程应用领域，信号频率动态范围往往很宽，如在0.1Hz 20kHz之间变化，因此，有必要采用多种截止频率的滤波器，用程控方法对频率宽动态范围的信号进行滤波。传统的方法是用电阻、电容以及运放构成，并通过模拟开关选取不同的阻值以实现截止频率的改变，但这样的分布参数较大，截止频率精度不高，电路复杂。而数字滤波器需要A/D和D/A转换，在成本和微型化方面存在着不足。本系统设计采用了新型的单片滤波电路开关电容滤波器（SFC）集成电路，设计出了可以通过编程改变截止频率的滤波器系统，满足了对滤波器灵活应用的要求。SFC电路的实质是采样数据系统，SFC虽然在离散域工作，但属于模拟滤波器之列，直接处理模拟连续信号，与数字滤波器相比，省去了A/D、D/A装置，这也是SFC能很快进入应用的原因之一，拥有传统模拟滤波器低成本，低功耗的优势，又具有数字滤波器灵活参数设置的特性，具有广阔的应用前景。随着对微型化要求的日益提高，滤波器的全集成化问题摆在了人们的面前。早期的无源LC滤波器，低频应用时电感所占体积很大，并且不易集成。因此随着集成电路技术的发展，特别是运算放大器的问世，有源RC滤波器的使用越来越广泛。相对于无源LC滤波器来说，有源RC滤波器无电感，因而便于小型化和集成化 有源RC滤波器的性能与电阻电容乘积RC有关，但集成电阻精度和稳定性都很差，因此集成的RC滤波器性能不高。这样迫切需要新型的滤波集成电路。开关电容滤波器(Switched Capactor Filter简称SCF)集成电路正是在这种情况下出现并获得越来越多的重视的。在SCF中开关电容C替代了原来RC滤波器中的电阻R。这样滤波器的特性仅取决于开关频率和网络中的电容比。由于单片硅上实现精确而稳定的电容比较为容易，采用特种工艺，其精度通常可达001，因此单片SCF集成电路作为一种全集成化滤波器非常引入注目。本系统采用了美信公司通用开关电容滤波器芯片，设计如图11：(1)系统增益060dB，增益步进1dB可调；通频带为100Hz40kHz， 电压增益误差不大于1%。(2)系统可设置为低通滤波器，其-3dB截止频率fc在1kHz20kHz范围内可调，调节的频率步进为1kHz，2fc处放大器与滤波器的总电压增益不大于30dB, RL=1kW。(3)系统可设置为高通滤波器，其-3dB截止频率fc在1kHz20kHz范围内可调，调节的频率步进为1kHz，0.5fc处放大器与滤波器的总电压增益不大于30dB, RL=1kW。(4)高低通截止频率的误差均不大于3%。缓冲压控增益AD603DA MAX531通用开关电容可编程滤波器 max262电压放大SPCE061A1*4按键图型点阵液晶DDS AD98511K负载信号输入高低通选择开关整形图11 系统图第二章 程控放大器设计2.1放大器噪声分析在系统中MAX262为了对小信号能进行滤波，增益最大可设置为60dB,在高增益下，电路设计应将信噪比因素考虑进去。系统的信号质量可用信噪比（Signal-to-noise ratio, SNR）表示 ：S / N = 有用信号功率电平 / 无用噪声功率电平噪声系数：FG NnSi So Ni = KTB No 图21系统可用如图21二端口网络表示。对于任何一个二端口网络，噪声系数F的定义是：F = = 噪声系数常用分贝表示，记为NF。对于增益为G的二端口网络输出噪声No应为N0= GNi+网络产生的噪声Nn。网络产生的噪声Nn为：Nn = NoGNi (W)F = = No = FGNi（W）以分贝表示输出噪声等于输入噪声No(dB)加上噪声系数F(dB)和增益G(dB)。 噪声系数只反映本身噪声性能，噪声系数定义基于标准噪声源Ni。对于N个二端口网络级连组成的系统，其总的噪声系数为：F = F1 + + + + FnGnFn-1Gn-1F3G3F2G2F1G1 图22网络级联由此可见，第一级的增益、噪声系数对总链路的噪声系数起决定作用。系统的设计始终应当设法巴第一级或者前两级所产生的噪声减到最小。对第一级的缓冲放大器，应选择低噪声系数的运算放大器，本系统中选用SGOP27运算放大器。SGOP27(以下简称OP27)精密运算放大器的低失调和漂移与高速和低噪声结合在一起，失调降到25V且最大漂移为0.6V/，这使得OP27供精密的仪表应用是很理想的。在10Hz下，特别低的噪声en = 3.5nV/Hz和低至2.7Hz的1/f噪声转折频率，以及高增益（1.8106）的这些特性，使其能对低电平的信号做精密的高增益放大。8MHz的增益带宽积和2.8V/s的转换速率，使该放大器在高速数据采集系统中保持极好的动态精度。2.2低噪声缓冲放大器设计通过使用偏置电流抵消电路来获得10nA的低输入偏置电流。在整个军用温度范围内，该电路一般使IB和IOS分别保持到20nA和15nA。其输出级具有很好的负载驱动能力，可保证600负载上的10V振幅以及低的输入失真，所以OP27供精密的音频应用也是种极好的选择。 PSRR和CMRR超过120dB。这些特性连同0.2V/月的长期漂移，使得电路的设计者能够实现以前只有靠分立的设计才能达到的性能水平。OP27的低成本和大的产量是通过采用在片的Zener-zap修正网络实现的。这种稳定和可靠的失调修正方案，在多年的生产历史中证明了其有效性。 OP27在低电平信号的低噪声、高精度放大中具有极好的性能。主要应用包括稳定的积分器、精密的求和放大器、精密的电压门限检测器、比较器以及像磁头和麦克风前置放大器这类的专用音频电路。图23 OP27缓冲放大电路信号输入端采用了BNC接头，这样，可以输入10mVp-p的小信号。为了防止运放因电源内阻自激，在OP27电源输入引脚接入10uF贴片瓷片电容。R1为防止运放负增益端过流而设置的保护电阻，实践证明对输入信号没有衰减的影响，并起到了稳定放大器的作用。 2.3程控放大器设计信号经过缓冲放大器后进入第二级电压控制增益放大器AD603，由凌阳单片机SPCE061A通过控制12位D/A MAX531的输出电压对AD603的增益进行设置，以达到对系统增益的灵活控制以及满足开关电容集成电路MAX262的信号输入电压要求。在很多信号采集系统中，信号变化的幅度都比较大，放大以后的信号幅值有可能超过A/D转换的量程，所以必须根据信号的变化相应调整放大器的增益。在自动化程度要求较高的系统中，希望能够在程序中用软件控制放大器的增益，或者放大器本身能自动将增益调整到适当的范围。AD603正是这样一种具有程控增益调整功能的芯片。它是美国ADI公司的专利产品，是一个低噪、90MHz带宽增益可调的集成运放，它使用一种叫做X2AMP 的专用拓扑电路,由前级的衰减器和后级固定增益的放大器组成。这种结构使AD603 具有独特的优点:模拟信号带宽不随增益变化而变化。如增益用分贝表示，则增益与节制电压成线性关系。管脚间的衔接办法决定了可编程的增益范围，增益在-11+30dB时的带宽为90MHz，增益在+10+50dB时具有9MHz带宽，改变管间的衔接电阻，可使增益处在上述范围内。简化原理框图如图25所示。AD603由无源输入衰减器、增益节制界面和固定增益放大器三部分组成。图中加在梯型网络输入端(VINP)的信号经衰减后，由固定增益放大器输出，衰减量是由加在增益节制接口的电压决定。增益的调剂与其自身电压值无关，而仅与其差值VG有关，由于节制电压GPOS/GNEG端的输入电阻高达 50M，因而输入电流很小，致使片内节制电路对供应增益节制电压的外电路影响减小。图25中的“滑动臂”从左到右是可以衔接移动的。当VOUT和FDBK两管脚的衔接不同时，其放大器的增益范围也不一样。AD603的基本增益为：Gain (dB) = 40 VG + 10，其中，VG是差分输入电压,单位是V，Gain是AD603的基本增益,单位是dB。 从此式可以看出，以dB作单位的对数增益和电压之间是线性的关系。由此可以得出，只要单片机进行简单的线性计算就可以控制对数增益，增益步进可以很准确地实现。但若要用放大倍数来表示增益的话，则需将放大倍数经过复杂的对数运算转化为以dB为单位后再去控制AD603的增益，这样在计算过程中就引入了较大的运算误差。VPOS VNEG GPOS GNEG VINP COM 图25 AD603简化原理框图本设计采用AD603典型接法中通频带最宽的一种，通频带为90MHz，增益为10+30dB，输入控制电压U的范围为0.50.5V。图26为AD603接成90MHz带宽的典型方法。 增益和控制电压的关系为：AG(dB)=40U+10，一级的控制范围只有40dB，使用两级串联，增益为AG(dB)=40U1+40U2+20，增益范围是20+60dB。由于两级放大电路幅频响应曲线相同，两级AD603串联后，带宽会有所下降，串联前各级带宽为90MHz，两级放大电路串联后-3dB带宽对应着单级放大电路1.5dB带宽，根据幅频响应曲线可得出级联后的总带宽为60MHz。其中，两级放大2引脚相连，有TL431提供1.000V的精密参考电压源，1引脚相连，由MAX531提供增益控制电压。图26程控放大器2.4参考电压源TL431德州仪器公司（TI）生产的TL431是一是一个有良好的热稳定性能的三端可调分流基准源。它的输出电压用两个电阻就可以任意地设置到从Vref（2.5V）到36V范围内的任何值（如图5）。该器件的典型动态阻抗为0.2,在很多应用中可以用它代替齐纳二极管,例如,数字电压表,运放电路、可调压电源,开关电源等等。图27 TL431图27是该器件的符号。3个引脚分别为：阴极（CATHODE）、阳极（ANODE）和参考端（REF）。TL431的具体功能可以用如图28的功能模块示意。由图28可以看到,VI是一个内部的2.5V基准源,接在运放的反相输入端。由运放的特性可知,只有当REF端（同相端）的电压非常接近VI（2.5V）时,三极管中才会有一个稳定的非饱和电流通过,而且随着REF端电压的微小变化,通过三极管的电流将从1到100mA变化。当然,该图绝不是TL431的实际内部结构,所以不能简单地用这种组合来代替它。但如果在设计、分析应用TL431的电路时,这个模块图对开启思路,理解电路都是很有帮助的。 图28 TL431示意图图29 TL431恒压电路应用TL431的内部含有一个2.5V的基准电压,所以当在REF端引入输出反馈时,器件可以通过从阴极到阳极很宽范围的分流,控制输出电压。如图29所示的电路,当R1和R2的阻值确定时,两者对Vo的分压引入反馈,若Vo增大,反馈量增大, Vo的分流也就增加,从而又导致下降。显见,这个深度的负反馈电路必然在VI等于基准电压处稳定,此时Vo=(1+R1/R2)Vref。选择不同的R1和R2的值可以得到从2.5V到36V范围内的任意电压输出。 在本设计中如图210，RV为10K的精密多圈滑动变阻器，通过改变其阻值，可以得到1.000V的精密电压，为AD603提供增益电压参考。图210 TL431应用原理图2.5 D/A转换器MAX531是美信集成产品公司生产的12位串行数据接口数模转换器。采用“反向”R2R的梯形电阻网络结构。内置单电源CMOS运算放大器。其最大工作电流仅为260uA。具有很好的电压偏移，增益和线性度。内部运算放大器根据需要可配置成+1或+2的增益，也可作四象限乘法器。图211 MAX531MAX531采用I4脚DIP封装，其引脚功能的详细说明:DIN ：串行输人数据端兼容于TTL、 CMOS逻辑电平；：当为低电平时，异步独立的把DAC寄存器设置成000H；SCLR：串行时钟输入；：芯片选择，当 为高电平时，D/A处于高阻态，当 为低电平时，D/A的控制逻辑数据SCLR的上升沿处开始进行数模转换；DOUT：具有菊花链连接的串行数据输出端，DOUT输出无需外部上拉电阻。允许和更多的D/A级联；DGND：数字地；AGND：模拟地；REFIN：基准电压输入；REFOUT：基准电压输出D/A 在REFOUT端产生2.048V的电压，为了响应DIN端数据变化，迅速稳定精确的转换电压。它所消耗的最大电流为1001uA 为 使干扰最小，通常在REFOUI与AGND之问接33uF 的电解电容；VSS：负电源电压；VDD：正电源电压；BIPOFF：增益电阻连接；RFB：连接BIPOFF和RFB到VOUT组成增益为+l的单极性输出，电压输出范0VREFIN； 连接BIPOFF到AGND，连接RFB到VOUT组成增益为2的单极性输出，电压输出范围02VREFIN； 连接BIPOFF到REFIN，连RFB到VOUT组成增益为1的双极性出；VOUT：D/A模拟信号输出，具有短路保护功能，驱动阻抗 2k ,可带 100pF容性负载。图212 MAX531原理图在本设计中BIPOFF和RFB到VOUT组成增益为+l的单极性输出，电压输出范0VREFIN，参考电压为内部基准REFOUT。2.6 D/A 软件设计图213 数据输入的时序图输入数据之前必须把CLR 清除端口置1 ,然后才能输入数据。可以看出,当片选信号CS 来一个下降沿时,将开始进行数据输入。 CS 的下降沿之后在时钟的作用下可使数据输入寄存器。因为数据中的每一位,都在各个时钟上升沿之后输入寄存器。由于有十二位数据,所以输入这些数据至少需要十二个时钟上升沿。当片选信号CS 来一个上升沿时,将使D/ A 转换器开始进行数模转换,转换结果以电压的方式从Vout 端口输出。第三章 系统参考时钟源设计1971年，美国学者j.Tierney等人撰写的A Digital Frequency Synthesizer文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近10年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。直接数字频率合成在频率合成（FS, Frequency Synthesis）领域中，常用的频率合成技术有模拟锁相环、数字锁相环、小数分频锁相环（fractional-N PLL Synthesis）等，直接数字合成(Direct Digital SynthesisDDS)是近年来新的FS技术。单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率（频率的可控范围达Hz级，相位控制小于0.09）,能够进行快速的信号变换（输出DAC的转换速率300百万次/秒）。这些特性使DDS在军事雷达和通信系统中应用日益广泛。3.1基本原理及性能特点 的基本原理是利用采样定理，通过查表法产生波形。的结构有很多种，其基本的电路原理可用图31来表示。 相位累加器波形存储器D/A转换器低通滤波器KfS FO图31相位累加器由位加法器与位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是输出的信号频率。 用相位累加器输出的数据作为波形存储器（）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到转换器，转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 在相对带宽、频率转换时间、高分辨力、系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。（）输出频率相对带宽较宽输出频率带宽为s（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到s。（）频率转换时间短 是一个开环系统，无任何反馈环节，这种结构使得的频率转换时间极短。的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 （）频率分辨率极高若时钟s的频率不变，的频率分辨率就由相位累加器的位数决定。只要增加相位累加器的位数即可获得任意小的频率分辨率。目前，大多数的分辨率在数量级，许多小于甚至更小。 （）相位变化连续 改变输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。（）输出波形的灵活性只要在内部加上相应控制如调频控制、调相控制和调幅控制，即可以方便灵活地实现调频、调相和调幅功能，产生、和等信号。3.2 AD9851本系统采用了美国模拟器件公司采用先进DDS直接数字频率合成技术生产的高集成度产品AD9851芯片。AD9851是在AD9850的基础上，做了一些改进以后生成的具有新功能的DDS芯片。AD9851相对于AD9850的内部结构，只是多了一个6倍参考时钟倍乘器，当系统时钟为180MHz时，在参考时钟输入端，只需输入30MHz的参考时钟即可。如图32（AD9851内部结构）所示，AD9851是由数据输入寄存器、频率/相位寄存器、具有6倍参考时钟倍乘器的DDS芯片、10位的模/数转换器、内部高速比较器这几个部分组成。其中具有6倍参考时钟倍乘器的DDS芯片是由32位相位累加器、正弦函数功能查找表、D/A变换器以及低通滤波器集成到一起。这个高速DDS芯片时钟频率可达180MHz， 输出频率可达70 MHz，分辨率为0.04Hz。图32 AD9851原理AD9851可以产生一个频谱纯净、频率和相位都可编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源，或通过其内部高速比较器转换成标准方波输出，作为灵敏时钟发生器来使用。AD9851的各引脚功能如下，引脚排列，图33：D0D7：8位数据输入口，可给内部寄存器装入40位控制数据。PGND：6倍参考时钟倍乘器地。PVCC：6倍参考时钟倍乘器电源。W-CLK：字装入信号，上升沿有效。FQ-UD：频率更新控制信号，时钟上升沿确认输入数据有效。FREFCLOCK：外部参考时钟输入。CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在6倍参考时钟倍乘器方式，系统时钟为倍乘器输出。AGND：模拟地。AVDD：模拟电源(+5)。DGND：数字地。 DVDD：数字电源(+5)。RSET、DAC：外部复位连接端。 VOUTN：内部比较器负向输出端。VOUTP：内部比较器正向输出端。VINN：内部比较器的负向输入端。VINP：内部比较器的正向输入端。DACBP：DAC旁路连接端。IOUTB：“互补”DAC输出。 图33 AD9851IOUT：内部DAC输出端。 RESET：复位端。低电平清除DDS累加器和相位延迟器为0Hz和0 相位，同时置数据输入为串行模式以及禁止6倍参考时钟倍乘器工作。3.3 AD9851在时钟源设计中的应用为了能够完成可编程时钟源设计，要向AD9851输入频率控制字，这是通过AD9851和微处理器相连接来实现。可以和AD9851的数据线直接相连接的单片机类型很多，本系统中选用的是凌阳公司生产的单片机SPCE061A。AD9851共包含40位控制码（D39D0），其作用是：（1）D39、D38用来控制AD9851数据输入的模式。AD9851的数据输入模式分为两种：并行输入模式和串行输入模式。在并行输入模式下，模式控制码为“00”，由数据输入端D0D7每次8bits分数次输入频率控制字。在串行输入模式下，模式控制码为“11”。由数据输入端D7每次1bit依次输入频率控制字 。（2）D37用来调节AD9851输出的功率。（3）D36D32相位调制码，用来控制AD9851的相位调制量。（4）D31D0，用来控制AD9851输出的频率。32位频率控制码是由输入的频率值转换过来的。具体转换关系为PHASEfo（REFCLK232）。 AD9851中的DDS内核所需输入控制字由SPCE061A提供。在进行频率控制时，首先送入相位调制码、功率调节码和输入模式控制码，然后送入32bits频率控制码。所需信号的频率值、初始相位值以及置AD9851的工作模式的控制字，单片机将频率值根据公式fo（REFCLK232）转换为频率相位控制字，将初始相位值按照公式PhasePhasein1125 转换为相位调制字，准备送往AD9851频率控制输出板。在传输数据之前，单片机先向AD9851端口产生一个RESET上升沿信号，并延时7ns，使系统复位，再依次传输一个8bits的相位调制和AD9851工作模式码以及32bits的频率控制码。每传输一次8bits的控制码后，需由软件产生一个有效的WCLK上升沿信号，将控制码送入AD9851输入数据寄存器中，重复五次后即可将40bits的控制码全部加载到AD9851内部的数据寄存器中，最后产生一个有效的FQUD上升沿信号，将40bits的控制码全部加载到AD9851中的DDS频率合成单元中，经过13到18个时钟周期后，就可以获得所需要的频率输出信号。图34 AD9851原理图由于AD9851是贴片式的体积非常小，引脚排列比较密，焊接时必须防静电，在使用中数据线、电源等接反或接错都很容易损坏芯片，采用了贴片74HC04对单片机的数据输入端进行隔离，起到一定的抗信号过冲，保护AD9851芯片。AD9851生成的模拟信号由IOUT 、IOUTB端送出，该两端对应AD9851内DA转换器的差分电流输出端，其满度电流大小由接在RSET 端的电阻值大小决定。计算公式为：MAX(IOUT)39.2/RSET 。AD9851设计资料上介绍，允许由IOUT 、IOUTB端送出的最大满度电流为20mA，当送出的满度电流值为10mA时，输出信号的无杂散动态范围（SFDR）最好，因而本设计取IOUT10mA，对应的得取RSET3.92k。为了将电流转换成为电压，要在IOUT 、IOUTB输出端各接一个电阻，为了获得较好得无杂散动态范围，这两个电阻值取为相等。综合考虑，权衡各方面后，选取接在IOUT 、IOUTB端的电阻为50，这样，AD9851输出信号的峰峰值为500mV。对于MAX262，所需的最大时钟频率为4M，因此，没有采用数据手册推荐的30M有源晶振，而采用了3.579545高精度的低频有源晶振，开启AD9851的6倍频PLL，AD9851的输出频率可以满足MAX262的时钟要求，采用低频晶振，起到减小电路的EMI作用。AD9851的模拟地与数字地，采用0欧姆电阻单点连接(R5)。0欧姆电阻通常有如下作用： 1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻6,在高频信号下，充当电感或电容。（与外部电路特性有关）电感用，主要是解决EMC问题。如地与地，电源和IC Pin间7,单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。）8,熔丝作用。本电路中0欧姆电阻主要起第6和第7点作用。关于模拟地和数字地单点接地：只要是地，最终都要接到一起，然后入大地。如果不接在一起就是浮地，存在压差，容易积累电荷，造成静电。地是参考0电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。如果把模拟地和数字地大面积直接相连，会导致互相干扰。不短接又不妥，理由如上有四种方法解决此问题：1、用磁珠连接；2、用电容连接；3、用电感连接；4、用0欧姆电阻连接。磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。对于频率不确定或无法预知的情况，磁珠不合。电容隔直通交，造成浮地。电感体积大，杂散参数多，不稳定。0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。跨接时用于电流回路：当分割电地平面后，造成信号最短回流路径断裂，此时，信号回路不得不绕道，形成很大的环路面积，电场和磁场的影响就变强了，容易干扰/被干扰。在分割区上跨接0欧电阻，可以提供较短的回流路径，减小干扰。DDS输出的正弦信号只有500mVp-p,MAX262所需的时钟信号为TTL电平，因此加入了放大整形电路,为同相放大电路增益A1R12/R11=10。3.4放大整形电路设计图35 AD811放大电路AD811为电流反馈运算放大器，电流反馈放大器不受基本增益带宽积的限制，随着信号幅度的增加，带宽的损失非常小。因为可以在最小失真的条件下对大信号进行调节，这些放大器在非常高的频率下通常都具有优异的线性度。而电压反馈放大器的带宽随着增益的增加降低，电流反馈放大器在很宽的增益范围上维持其大部分带宽不变，电流反馈运算放大器没有增益带宽积的限制，其压摆率(Slew Rate)不受内部偏置电流的限制，但受三极管本身的速度限制。对给定的偏置电流，这就容许不用通常可能影响稳定性的正反馈或其方法来获得较大的压摆率。电流反馈运放具有一个与差分对相对的输入缓冲器，该输入缓冲器大多数情况下常常是射极跟随器或其它非常类似的电路。正相输入端具有高阻抗，而缓冲器的输出，即放大器的反相输入具有低阻抗。相比之下，电压反馈放大器的输入都是高阻。 电流反馈运放的输出是电压，并且它与流出或流入运放的反相输入端的电流有关，这由称为互阻抗(transimpedance)的复杂函数Z(s)来表示(图36)。在直流时，互阻抗是一个非常大的数，并且像电压反馈运放一样，它随着频率的增加具有单极点滚降特性。电流反馈运放灵活性的关键之一是具有可调节的带宽和可调节的稳定性。因为反馈电阻的数值实际上改变放大器的交流环路的动态特性，所以能够影响带宽和稳定性两个方面。加之具有非常高的压摆率和基于反馈电阻的可调节带宽，可以获得与器件的小信号带宽非常接近的大信号带宽。在甚至更好的情况下，该带宽在很宽的增益范围内大部分都维持不变。而因为具有固有的线性度，可以在高频大信号时获得较低的失真。由于放大器的交流特性部分地取决于反馈电阻，能够针对每一个特定的应用“量身定制”放大器。图36互阻抗Z(s)降低反馈电阻将提升环路增益。为了保持稳定性和最大的带宽，在低增益时，反馈电阻要设置为较高的数值；随着增益的上升，环路增益降低。如果需要高的增益，可以利用较小的反馈电阻来部分地恢复路增益。表37是来自器件的数据表，该表说明了对给定增益的推荐反馈电阻。表37 AD811反馈电阻于增益的关系图38增益为1 可以看到，对增益为1的放大器需要采用600的反馈电阻来获得最优化的性能。这是因为环路增益很高，较大的电阻值对于稳定性是必需这就是与电压反馈架构的主要差异。图39增益为10对增益为10的放大器推荐采用510的电阻，它具有最佳的增益平坦度、建立时间和速度的组合。增益设置电阻现在仅仅是56，所以我们获得的输入缓冲电阻和增益设置电阻的值相近。这就降低了运放的闭环互阻抗，并将随着增益的提高而开始限制带宽。对于更高的增益，一旦不能降低反馈电阻来提高增益，带宽将受到损失，而且放大器开始呈现电压反馈放大器的特性。一般来说，在电流反馈放大器或高速器件的应用中，要仔细考虑的事情之一就是电路板的布局设计。表面安装的陶瓷电源旁路电容要非常靠近该器件，典型距离小于3mm。如果需要更大的电容，可以在电路板上较远的地方布置电解电容。电路板上常常有电压调节器，这时，在电压调节器供应商推荐的电解电容之外，不必要采用额外的电解电容。 布置在放大器附近的小陶瓷旁路电容为放大器的高频响应提供能量。根据放大器的速度和被放大的信号速度，可能要采用两个数值大约相差10倍的陶瓷电容。例如，一个400MHz的放大器可能采用并连安装的0.01uF和1nF电容。 当采用电容时，自谐振频率至关重要，自谐振频率在此频率(400MHz)上下的电容毫无益处。地和电源层有助于为地电流和电源电流两者提供低的阻抗路径，在放大器的输入和输出引脚以及反馈电阻的下面，要避免走地和电源层，这样做有助于通过减小不想要的寄生电容来维持放大器的稳定性。 电路板的布线应该保持尽可能地短，并应该调整其长宽以最小化寄生效应。在电源布线上，最坏的寄生特性是直流电阻和自感，所以电源布线要尽可能地宽。DDS正弦500mVp-p信号经AD811放大10倍后既可得到5Vp-p正弦信号，信号输入到74HC14两级施密特触发器得到稳定的5V TTL电平方波，作为MAX262时钟源。图310 74HC14施密特整形电路第四章MAX262可编程滤波器设计4.1 SCF的基本原理RC有源滤波器由电阻R、电容C和运放组成。SCF的基本原理是以开关电容来模拟有源滤波器中的电阻月， 从而克服了集成电阻精度和稳定性都差的缺点。所以一般SCF是由开关、电容和运放组成。在集成电路中开关是由MOS晶体管的交替通断来实现的。一个电容和一对开关可模拟一个电阻，其等效电阻与开关的开关频率成反比。图 41说明了其工作原理。图 41 SCF的基本原理根据欧姆定律，电压Vin 加到一个电阻上将产生电流：I=Vin/R (1)现在考虑图(b)的电路。图中输入电压Vin 通过开关S1和S2 加到C上，使电容充放电。电容上总的电容量Q可表示为： QVin/C (2)当S1断开，S2闭合时，电荷Q流到地端。对于固定的Vin开关频率越高单位时间内流过的电荷越大，而电流是流过电荷的速率，所以电路中平均电流为：IQ/T=VinC/T=VinC*fclk (3)其中T是开关S1的开关周期，fclk=1T是开关频率。由方程(3)可写出电路的等效电阻为： RVin/I=1/( C )*fclk (4)可见等效电阻是C和fclk的函数，所以改变fclk可改变电阻值。一个单极点有源积分器如图(c)所示，其截止频率f0为：f0=-1/2RC (5)将R用开关电容电阻来代替(图(d)可得： f0=fclk*Ca/2*Cb (6) 所以截止频率与时钟频率和电容比Ca/Cb成正比。改变fclk可改变截止频率f0。 4.2 SCF的主要特性在近年来SCF集成电路的开发和应用中，SCF表现出许多优异的特点。同无源LC滤波器和有源RC滤波器相比，SCF具有以下一些主要特性：(1)SCF为单片集成，体积小，功耗低。(2)SCF的转折频率(或截止频率)的精度较高。有源RC滤波器的转折频率取决于RC乘积。而一般集成电容的精度最高只能达到10，因此集成的RC滤波器的频率响应误差也将达到10。SCF的转折频率取决于电容比和时钟频率，虽然精密集成电容不易制造，但电容比则很易控制到小于1。所以SCF转折频率的精度也相应提高。(3)对已制好的SCF来说，只需一个时钟源来控制SCF的转折频率。如转折频率的精度要求很高，可使用外接晶振提供稳定的时钟。而且通过改变时钟频率可得到频带实时可调的滤波器， 也可得到一个扫颇滤波器。(4)SCF的通用性已经接近了门电路或运放的通用性。同样一块芯片可用来设计一个低通、带通、高通、带限或仝通滤波器； 滤波器的频率响应可选择巴特沃斯、切比雪夫、椭圆函数、贝赛尔函数滤波器中的一种；滤波器的带内纹波也可选择； 品质因数0可在大范围内改变，最低0值可小于0 1，而最高0值可大于100。(5)不需使用分立电容、电感元件。分立电感，电容体积大，精度差，温度灵敏度高，最易影响滤波器的精度。(6)SCF得到广泛应用的最重要原因在于它的使用灵活方便性。一般LC滤波器和RC滤波器设计过程非常繁复，通常需要精密的分立元件，并且调试非常困难。滤波器的性能指标稍有改变，则必须从头开始选择合适的分立元件值。另外这样的滤波器设计周期也较长。相同的性能指标如用SCF来实现就要简单得多。我们只需在众多的SCF芯片中选择合适的一种，并加上适当的时钟频率即可 许多新近面世的通用性好的SCF芯片可用程序控制。滤波器特性的改变可在瞬间完成。SCF集成电路的类型和功能近年来随着SCF市场需求的增加，生产厂家和产品品种日益增多。目前市场上SCF产品品种繁多，并不断有新的产品问世。如果从使用的角度对SCF产品进行划分的话，一般的SCF可分成专用滤波器和通用滤波器两大类。1 专用SCF在许多专用集成电路中，SCF只是其中的一部分， 用户并不能直接使用； 另外的一些SCF苍片是针对某一特定的应用领域而专门设计的， 用户一般不能对此类专用SCF的特性重新设置。此类滤波器在通讯中应用广泛。2 通用SCF与专用型SCF相比，通用型SCF能侈适应用户对滤波器特性的特定要求。用户可用一定的方法来改变SCF的参数从而使SCF能满足一定的指标要求。选用不同的参数可得到不同的滤波特性。通用型SCF可进一步分为两类，预构(Preconfigued)SCF和多用型(UMversa1)SCF。(1)预构型SCF每一类预构型SCF实现一种专门类型(巴特沃斯低通、切比雪夫高通等)的滤波器。在通用型SCF中， 预构型SCF的使用最为方便 芯片一般是8个引脚的塑料封装。滤波器不需要外接的分立元件。用户只需提供一个时钟信号来设置滤波器的转折频率。预构型SCF的一个典型侧子是Exar公司的XR1001/8系列产品。这类产品都是8个引脚，分别提供四阶巴特沃斯低通、椭圆函数低通和切比雪夫低通滤波。滤波器最大的截止频率可达40kHz。时钟频率与转折频率之比固定为50：1或i00：1。片内有振荡器，因此用户既可选择外时钟也可选择内时钟来设置截止频率。National Semic0nduct0r公司的LMF 90提供一个衰减为30dB的陷波滤波器。时钟和转折频率之比为50：1或100：l。因此仅需在片子上外加一个时钟源就可滤除信号中的基频和二次、三次谐波。(2)多用型SCF预构型SCF只能完成一种类型的滤波形式。因此通用性不强。而多用型SCF芯片可实现各种类型的滤波形式。也即说， 同一块芯片可用来实现巴特沃斯、切比雪夫或椭圆函数滤波， 滤波方式可设计为低通、高通、带通等。这样的SCF显然具有很大的灵活性。按照滤波理论，任意的滤波频响特性可由多个二阶节的串联或并联来组成。所以二阶节是滤波器中的基本单元。多用型SCF包含了二阶节的有源部分。一般每个芯片包含一个或数个二阶节。多个二阶节串联起来就组成了高阶滤波器。多用型SCF从编程的类型来分可分为：电阻可编程、引脚可编程和处理器可编程ScF三种： 电阻编程(Resi stor programmable)SCF电阻编程SCF包含了二阶节的有源部分。用户需要在合适的引脚上加反馈电阻以提供合适的反馈通道。在所有SCF中电阻编程SCF提供了最大的灵活性。改变这类SCF中反馈电阻的数值，滤波器截止频率，o和0值都可得到精密控制， 同时也控制了滤波器频响特性的类型(切比雪夫、巴特沃斯等)。除了提供50：1和100：l的标称时钟截止频率比以外，用户可通过改变反馈电阻以获得需要的频率比。每个二阶节都有低通、高通、带通、带限和全通输出端， 用户可根据需要选择一端作为输出。但是这类器件要获得特定的颧率特性，反馈电阻的数值计算比较复杂。而一般一个二阶节需三到六个反馈电阻。所以组成高阶滤波器时需接多个反馈电阻。 引脚编程(Pin Pfogrmmab1e)SCF电阻可编程SCF过去一直是SCF市场的主流产品。直到美国Maxim公司的Max260系列的引脚或处理器可编程SCF面世， 这一局面才被打破。电阻编程ScF虽然灵活性强，但不易使用 引脚编程SCF和下面的处理器编程SCF是灵活性和使用方便性的折衷。这两类产品以开关电容替代了原来所需的外接反馈电阻。在芯片内开关电容排列成一排， 因此用数字控制的方法可改变开关电容的并联数目，从而改变等效的反馈电阻值，以政变滤波器频率特性。但是控制精度受到了芯片提供的控制位数目的限制。4.3 MAX262MAX262是COMS 双二阶通用开关电容有源滤波器，由微处理器精确控制滤波函数。它可构成各种带通、低通、高通、陷波和全通滤波器，且不需外部器件。每个器件含两个二阶滤波器，在程序控制下设置中心频率f0、品质因数Q和滤波器工作方式。输入时钟频率与B 位f0编程输入代码一起决定滤波器的中心频率或截止频率，不影响其他滤波参数。滤波器Q值也可独立编程。每个滤波器的独立时钟输入端可以连接晶体、FC 网络或外部时钟发生器。片内开关和电容提供反馈以控制每个滤波器的f0和Q。内部电容的开关速率是影响这些参数精度的主要因素，尽管这些开关电容网络（SCN）实际上为采样系统，但它们的特性可与连续滤波器（如FC 快速滤波器）的特性相媲美。时钟频率与中心频率之比（fclk/f0）保持高值，以便保持理想的二阶状态变量响应。MAX262使用的采样比（fclk/f0）范围较MAX260或MAX261低，因此其工作频率f0和信号带宽较大，中心频率范围可达140k。但这也导致它较 MAX260/MAX261更偏离理想连续滤波器参数。而这些偏差可采用MAXINM 的滤波器设计软件进行补偿。图 42 MAX262MAX262引脚功能如下：V正电源输入端。V-负电源输入端。GND模拟地。CLKA外接晶体振荡器和滤波器A部分的时钟输入端,在滤波器内部,时钟频率被2分频。CLKB滤波器B部分的时钟输入端,同样在滤波器内部,时钟频率被2分频。CLKOUT晶体振荡器和R C振荡的时钟输出端。OSCOUT与晶体振荡器或R C振荡器相连,用于自同步。INA、INB滤波器的信号输入