02实验二 加法器的设计与应用_第1页
02实验二 加法器的设计与应用_第2页
02实验二 加法器的设计与应用_第3页
02实验二 加法器的设计与应用_第4页
02实验二 加法器的设计与应用_第5页
已阅读5页，还剩14页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验二加法器的设计与应用,数字电子技术实验课程教学课件,国家级电工电子实验教学示范中心,纲要,一、实验目的,二、实验器材及仪器,三、实验原理,四、实验内容及步骤,五、分析与思考,一、实验目的,进一步熟悉组合逻辑电路的特点及分析方法掌握半加器、全加器的组合逻辑电路设计、构建方法掌握集成加法器的功能与应用,二、实验器材及仪器,数字逻辑实验台集成芯片74LS283、74LS00、74LS86等导线若干,三、实验原理,全加器：用门电路实现两个二进制数相加并求出和的组合逻辑电路称为一位全加器。一位全加器需考虑由低位来的进位，进位与本位两个二进制数相加后输出本位和以及向高位的进位。,四、实验内容及步骤,1.用基本门电路设计实现半加器电路,半加器：只考虑两个加数本身及往高位的进位，而不考由低位来的进位（或者把低位来的进位看成0）,四、实验内容及步骤,若只用与非门来实现该电路还需对公式,进行变换，根据变换后的表达式（请同学们自行推导）设计出电路图，如下图所示。,用与非门实现的一位半加器电路,四、实验内容及步骤,2.用基本门电路实现全加器电路。,真值表,四、实验内容及步骤,卡诺图化简,1,1,1,1,四、实验内容及步骤,逻辑电路图,用一片74LS00和一片74LS86即可实现。,三、实验原理,多个一位全加器进行级联可以得到多位全加器。74ls283是采用快速进位的四位二进制全加器.与之类似的还有74ls83等。,74ls283管脚图,三、实验原理,四、实验内容及步骤,3.验证4位超前进位加法器74ls283的逻辑功能测试,A00100111101111011110B10100100001100011001Ci+1+1+0+0+0SCo,四、实验内容及步骤,4.用74ls283完成8421BCD码和余3码之间的转换,8421码+0011=余三码,四、实验内容及步骤,4.用74ls283完成8421BCD码和余3码之间的转换,8421BCD码,0011,余3码,由74LS283构成的代码转换电路,四、实验内容及步骤,5.用四位超前进位加法器74ls283设计一个加/减运算电路,当M=0时,实现加法；当M=1时实现减法。,对于，可以表示为补码运算式：,B的反码可以用异或门来实现。这样“A”可以直接输入到一组四位二进制的数，“1”可以直接由最低位进位CI端输入高电平“1”，从而实现了把减法变成加法。,N反=（2n-1）-N原N补=2n-N原;N补=N反+1A-B=A+B补-2n=A+B反+1-2n,四、实验内容及步骤,5.用四位超前进位加法器74ls283设计一个加/减运算电路,当M=0时,实现加法；当M=1时实现减法。,五、分析与思考,1.74LS283如何实现级联？2.如何将余3码转换成BCD码？3.将实验内容4中的条件改
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论