第9章触发器与时序逻辑电路(4).ppt

（1-1）,第9章触发器与时序逻辑电路,（1-2）,触发器输出有两种可能的状态：0、1,输出状态不只与现时的输入有关，还与原来的输出状态有关,触发器是有记忆功能的逻辑部件,按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等,按稳定状态分类：双稳态触发器、单稳态触发器、无稳态触发器,触发器的触发方式:电位触发、主从触发、边沿触发,（1-3）,反馈,9.1双稳态触发器,9.1.1RS触发器,1.基本RS触发器,（1-4）,原状态,1,1,0,0,1,0,1,0,输出仍保持,（1-5）,原状态,0,1,1,1,1,0,1,0,输出变为,（1-6）,原状态,1,0,1,0,1,0,1,1,输出变为,（1-7）,原状态,0,0,1,1,0,1,0,1,输出保持,（1-8）,原状态,1,0,1,1,1,0,0,1,输出保持原状态,输入=1,=1时,（1-9）,原状态,1,1,0,1,1,0,输出保持原状态,输入=1,=1时,（1-10）,输出全是1,但当=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。,（1-11）,基本RS触发器的状态表,Q,1,1,保持原状态,0,1,0,1,1,0,1,0,0,0,同时变为,1,后不确定,（1-12）,2.钟控RS触发器,R、S为输入控制端,（1-13）,C=0时,0,触发器保持原态,（1-14）,C=1时,1,（1-15）,钟控RS触发器的状态表,（1-16）,简化的状态表,Qn+1-下一状态（一个时钟脉冲过后的状态）,Qn-原状态,（1-17）,逻辑符号,钟控RS触发器（电位触发方式）,（1-18）,例：画出钟控RS触发器的输出波形,CP,R,S,Q,使输出全为1,CP撤去后状态不定,（1-19）,状态表,逻辑符号,9.1.2主从型JK触发器,（1-20）,时序图,CP,K,J,Q,保持,T,（1-21）,1.JK触发器转换成D触发器,C,Q,K,J,CP,7.1.3D触发器,（1-22）,状态表,逻辑符号,（1-23）,CP,D,Q,例：画出D触发器的输出波形。,（1-24）,C,Q,K,J,CP,2.JK触发器转换成T触发器,（1-25）,功能表,逻辑符号,（1-26）,时序图,CP,Q,T,（1-27）,3.D触发器转换成T触发器,（1-28）,9.2.1数码寄存器,寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,四位数码寄存器,9.2寄存器,（1-29）,A0-A3：待存数据,Q0-Q3：输出数据,工作过程：接收脉冲到达后，将待存数据送至各D触发器，取数脉冲加入后将所存数据送出。,（1-30）,9.2.2移位寄存器,所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：,（1-31）,四位串入-串出的左移寄存器：,“L”即需左移的输入数据.,数据由Q3串行输出,（1-32）,四位串入-串出的右移寄存器：,“R”即需右移的输入数据,数据由Q0串行输出,（1-33）,计数器的功能和分类,1.计数器的功能,记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。,2.计数器的分类,同步计数器和异步计数器。,加法计数器、减法计数器和可逆计数器。,有时也用计数器的计数循环规律(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,9.3计数器,（1-34）,9.3.1二进制计数器,（1）二进制异步加法计数器（4位）,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。,（1-35）,1010101010,00,1,01,0,1,10,1,11,0,0,00,0,1,01,结论：1.各触发器间时钟不一致，所以称异步计数器；2.Q2Q1Q0各位间为二进制关系；3.计数从000开始到111结束，然后循环，所以称加法计数。（或上叫上行计数）,例1三位二进制异步加法计数器,（1-36）,每当Q2由1变0，FF3向相反的状态翻转一次。,每来一个CP的下降沿时，FF0向相反的状态翻转一次；,每当Q0由1变0，FF1向相反的状态翻转一次；,每当Q1由1变0，FF2向相反的状态翻转一次；,例2四位二进制异步加法计数器,（1-37）,电路的时序波形图和状态图。,（1-38）,(2)同步二进制加法计数器,在同步计数器中，各个触发器都受同一输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。,例3.三位二进制同步加法计数器,（1-39）,分析步骤:,1.先列写控制端的逻辑表达式：,J2=K2=Q1Q0,J1=K1=Q0,J0=K0=1,Q0：来一个CP，翻转一次；,Q1：当Q01时，可随CP翻转；,Q2：只有当Q1Q011时，才能随CP翻转。,（1-40）,2.列写状态表，分析其状态转换过程。,1001,0000,2010,3011,4100,5101,6110,7111,CPQ2Q1Q0,8000,（1-41）,3.用波形图显示状态转换关系,注意：各触发器均在CP的下降沿翻转。,（1-42）,1同步十进制加法计数器,（1）写出驱动方程：,9.3.2十进制计数器,（1-43）,状态转换表,0000,1,0,0,0,0001,0010,0011,0100,0101,0110,0111,1000,1001,0,1,0,0,1,1,0,0,0,0,0,0,（1-44）,状态图和时序图,（1-45）,电路能否自启动,由于电路中有4个触发器，它们的状态组合共有16种。而在计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。,当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。,可见，该计数器能够自启动。,（1-46）,2.异步十进制加法计数器,CP2=Q1（当Q1由10时，Q2可能改变状态）,CP0=CP（时钟脉冲源的下降沿触发）,CP1=Q0（当Q0由10时，Q1可能改变状态),CP3=Q0（当Q0由10时，Q3可能改变状态),各触发器的驱动方程,（1-47）,状态转换表,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1,0,0,0,0,1,0,0,1,1,0,0,0,0,0,0,0,0,0,0,0,0,0,0,CP2=Q1,CP0=CP,CP1=Q0,CP3=Q0,（1-48）,9.3.3集成计数器,J2=Q1Q0，K21,J1=K11,1任意进制计数器,（1-49）,J2=Q1Q0，K21,J1=K11,CP2=CP,CP0=CP,CP1=Q0,1001,0000,2010,3011,4100,5000,CPQ2Q1Q0,（1-50）,结论：（1）电路计数循环由000到100，所为五进制加法计数器。（2）各触发器间CP不一致，所以为异步计数。,3.还可以用波形图显示状态转换表(略),（1-51）,2集成计数器二五十进制异步加法计数器,二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。,74LS290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。,如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0Q3作输出端，则为十进制计数器。,（1-52）,异步清零。,计数。,异步置数（置9）。,（1-53）,用计数器的输出端作进位/借位端,例：用两片74LS290级联方式组成十进制加法计数器。模为1010=100,（1-54）,555定时器是将模拟电路和数字电路集成于一体的电子器件。它使用方便,带负载能力较强,目前得到了非常广泛的应用。,9.4.1.555定时器,555定时器的内部电路包括以下几部分:一个由三个相等电阻组成的分压器;两个电压比较器:A1、A2;一个RS触发器;一个反相器和一个晶体管T等。具体的结构见后图。,9.4555定时器及应用,（1-55）,管脚图,（1-56）,单稳态触发器简称单稳。,它的突出特点是:输出端只有一个稳定状态,另一个状态则是暂稳态.加入触发信号后,它可以由稳定状态转入暂稳态,但是,经过一定时间以后,它又会自动返回原来的稳定状态。,9.4.2555定时器的应用,1.单稳态触发器,（1-57）,若S打开,则ui=1;,若S合上,则ui=0。,（1-58）,接通电源后，设按钮S处于打开状态,电容已充电至稳态。,此时uo=0,555内的晶体管T导通,电容CT被短路,THVCC/3。Uo保持0状态。,（1-59）,uo=0,555内的管T导通,电容CT被短路。,（1-60）,S按下时,TRVCC/3,则uo=0;555内的晶体管T也由截止变成导通,电容CT迅速放电而变成0V。,（1-62）,由以上过程可以看出:按钮每按动一次,uo便输出一个正脉冲,其宽度TW由RTCT决定。TW=1.1RTCT,（1-63）,单稳态触发器的应用,单稳的应用多种多样,如:整形、延时控制、定时顺序控制等等。,例如“延时控制”,利用单稳可以取得延时作用,延长的时间可以通过R、C调节。,（1-64）,2.多谐振荡器,（1-65）,设电容C原先未充电,故TH=TRVCC/3,此时uo=1,555内的晶体管T截止,电源通过R1和R2对电容C充电。,在uC没有充电到2VCC/3之前,uo保持1不变。,（1-66）,uC一旦充至2VCC/3，则TH=TR=2VCC/3、uo由1翻转为0