数字电路设计CH53

5.3寄存器和读/写存储器(RegisterandRandomAccessMemory),5.3.1寄存器的主要特点和分类,一、概念和特点,(一)概念,寄存：,把二进制数据或代码暂时存储起来。,寄存器：,具有寄存功能的电路。,(二)特点,主要由触发器构成,一般不对存储内容进行处理。,并行输入,并行输出,1010,1010,0,1,0,1,0,1,0,1,串行输入,串行输出,二、分类,(一)按功能分,基本寄存器,移位寄存器,(并入并出),(并入并出、并入串出、串入并出、串入串出),(二)按开关元件分,TTL寄存器,CMOS寄存器,基本寄存器,移位寄存器,多位D型触发器,锁存器,寄存器阵列,单向移位寄存器,双向移位寄存器,基本寄存器,移位寄存器,(多位D型触发器),(同TTL),5.3.2基本寄存器,一个触发器可以存储位二进制信号；寄存n位二进制数码，需要个触发器。,1,n,一、4边沿D触发器(74175、74LS175),保持,特点：,并入并出，结构简单，抗干扰能力强。,二、双4位锁存器(74116),Latch,(一)引脚排列图和逻辑功能示意图,异步清零,送数控制,数码并行输入,数码并行输出,(二)逻辑功能,清零,送数,保持,三、44寄存器阵列(74170、74LS170),(一)引脚排列图和逻辑功能示意图,并行数码输入,数码输出,AW0、AW1,写入地址码,AR0、AR1,读出地址码,写入时钟脉冲,读出时钟脉冲,(二)逻辑功能,16个D锁存器构成存储矩阵,能存放4个字:W0、W1、W2、W3,0,00,0001,0001,01,0010,0010,10,0100,0100,11,1000,1000,1,写入禁止,0,00,0001,01,0010,10,0100,11,1000,1,1111,特点:能同时进行读写;集电极开路输出,每个字有4位：,5.3.3移位寄存器,一、单向移位寄存器,右移寄存器,时钟方程,驱动方程,状态方程,Di,00001011,0000011,000001,00001,0000,000,00,0,左移寄存器,Di,左移输入,左移输出,驱动方程,状态方程,主要特点：,1.输入数码在CP控制下，依次右移或左移；,2.寄存n位二进制数码。N个CP完成串行输入，并可从Q0Q3端获得并行输出，再经n个CP又获得串行输出。,3.若串行数据输入端为0，则n个CP后寄存器被清零。,二、双向移位寄存器(自学),三、集成移位寄存器,(一)8位单向移位寄存器74164,（二）4位双向移位寄存器74LS194(略),5.3.4移位寄存器型计数器,结构示意图,特点：,电路结构简单，计数顺序一般为非自然态序，用途极为广泛。,一、环形计数器,(一)电路组成,(二)工作原理,1000,0100,0010,0001,有效循环,0000,1111,0101,1010,1100,0110,0011,1001,1101,1110,0111,1011,无效循环,(三)能自启动的环型计数器,二、扭环形计数器,00001000110011100001001101111111,01001010110101101001001001011011,有效循环,无效循环,克服自启动电路：,P326图5.3.16,三、最大长度移位寄存器型计数器(略),5.3.5读/写存储器RAM,(RandomAccessMemory),存储单元,存放一位二进制数的基本单元(即位)。,存储容量,存储器含存储单元的总个(位)数。,存储容量=字数（word）位数（bit）,地址,存储器中每一个字的编号,2561，2564一共有256个字，需要256个地址,10244，10248一共有1024个字，需要1024个地址,地址译码,用译码器赋予每一个字一个地址,N个地址输入，能产生2N个地址,一元地址译码(单向译码、基本译码、字译码),二元地址译码(双向译码、位译码)行译码、列译码,一、RAM的结构,CS,I/O,例对2564存储矩阵进行地址译码,一元地址译码,8线256线,缺点:n位地址输入的译码器,需要2n条输出线。,1010,二元地址译码,4线16线,10.0,100,8位地址输入的地址译码器,只有32条输出线。,25(32)根行选择线,10根地址线,2n(1024)个地址,25(32)根列选择线,1024个字排列成,3232矩阵,当X0=1，Y0=1时，,对0-0单元读(写),当X31=1，Y31=1时，,对31-31单元读(写),例10241存储器矩阵,二、RAM的存储单元,(一)静态存储单元,基本工作原理：,T5、T6门控管控制触发器与位线的连通,0,读操作时:,写操作时:,T7、T8门控管控制位线与数据线的连通,0,MOS管为简化画法,1.六管NMOS存储单元,1,导通,0,截止,特点：,断电后数据丢失,2.六管CMOS存储单元,N,P,特点：,PMOS作NMOS负载，功耗极小，可在交流电源断电后,靠电池保持存储数据.,(二)动态存储单元,1.四管动态存储单元,T5、T6控制对位线的预充电,VDD,1,导通,0,截止,T3、T4门控管控制存储单元与位线的连通,T7、T8门控管控制位线与数据线的连通,若无预充电，在“读”过程中C1存储的电荷有所损失，使数据“1”被破坏，而预充电则起到给C1补充电荷的作用，即进行一次刷新。,2.三管动态存储单元,读操作:,先使读位线预充电到高电平,当读字线为高电平时T3导通,若C上存有电荷(1)使T2导通,则CB放电,使读位变为低电平(0),若C上没有电荷(0)使T2截止,则CB不放电,使读位线保持高电平(1),写操作:,当写字线为高电平时T1导通,将输入信号送